| FPU加法器的設計與實現(xiàn) | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 標簽： FPU 加法器 VHDL | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 浮點運算器的核心運算部件是浮點加法器，它是實現(xiàn)浮點指令各種運算的基礎，其設計優(yōu)化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現(xiàn)的角度給出設計方法，通過VHDL語言在QuartusII中進行設計和驗證，此加法器通過狀態(tài)機控制運算，有效地降低了功耗，提高了速度，改善了性能。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2