<cite id="msww2"></cite>
<fieldset id="msww2"></fieldset>
<ul id="msww2"></ul>
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2
<abbr id="uw0kc"></abbr>
<del id="uw0kc"></del>
如圖所示為數字分頻電路。該電路由3塊集成電路構成，分頻系數可以從1～9變化。計數器SN7490輸出的二-十進制數送至譯碼器SN7442，譯碼器輸出為十進制數。分頻系數由數據選擇器SN74150確定。數據選擇器的輸出反饋到SN7490的復位輸入端，即每次計數周期結束時輸出一個脈沖，該脈沖同時使計數器SN7490復位。輸出脈沖寬度為60ns，它由電路的傳輸延遲時間決定。用這種非頻器級聯，可以構成更大分頻系數的分頻器。
