摘 要： 提出了一種基于FPGA的打印機走紙控制系統的設計方案，充分利用FPGA高速處理數據的能力及自上而下設計方法的優勢，運用Quartus II軟件圖像設計與程序設計相結合的開發方法，利用反饋式控制系統的設計理念，實現了打印機走紙系統的閉環控制，提高了走紙速度和精度。敘述了控制系統的軟件設計和硬件設計，并給出了詳細電路圖。
關鍵詞： 走紙控制系統；閉環控制；打印機；FPGA；Quartus II
隨著經濟的持續高速發展和信息化工程的大力推廣，作為介質輸出重要工具的票據打印機得到了廣泛應用，同時隨著需求的增加，對票據打印機的速度和精度的要求也越來越高[1]。目前市場上的票據打印機的走紙控制系統，主要以單片機為核心，采用開環方式直接控制步進電機，由于自身硬件的限制，其速度和精度都難以提高。因此，本文提出一種基于FPGA的打印機走紙閉環控制系統。系統以FPGA為核心，能大大提高票據打印機走紙的速度和精度，且采用普通直流電機代替步進電機，結構簡單、性能可靠、成本較低。
現場可編程門陣列FPGA(Field－Programmable Gate Array)是在PAL、GAL等邏輯器件的基礎上發展起來的。由于它具有集成度高、速度快、開發周期短、費用低、用戶可定義功能及可重復編程和擦寫等許多優點，其應用領域不斷擴大。這些器件的靈活性和通用性使它們成為了研制和開發復雜數字系統的理想選擇[2-3]。
1 系統整體設計
本系統作為打印機控制系統的一部分，采用了ARM+FPGA的結構，該結構以高速FPGA處理器來完成電機的閉環控制，以ARM處理器來實現FPGA的功能控制，使得運動控制精度更高、速度更快。同時在提高控制系統通用性、可移植性的指導思想下，將系統核心部件的軟、硬件設計成一個模塊，可以方便地移植到不同的設備上[4]。
2 FPGA內部邏輯設計
本系統內部分為五個模塊，分別為接口模塊、寄存器模塊、反饋信號處理模塊、顯示模塊和時鐘處理模塊。其結構如圖1所示。
2.1 接口模塊
接口模塊包括鎖存器、譯碼器、收發三態門和輸出選擇器。它的主要功能是與ARM進行通信，接受ARM發出的指令和數據，并傳遞給寄存器模塊存儲，或是將寄存器中的數據傳遞給ARM進行處理。
在接口模塊的四個器件中，為了實現數據總線和地址總線的復用，收發三態門的作用至關重要。它的作用為轉換總線的收發狀態，即在接收數據時，寄存器的數據輸入總線和數據/地址總線接通，而輸出選擇器的數據輸出總線處于高阻狀態；在發送數據時，輸出選擇器的數據輸出總線與數據/地址總線接通，而寄存器的數據輸入總線處于高阻狀態。這樣可避免總線上的數據沖突。
2.2 寄存器模塊
寄存器模塊由8個寄存器組成，地址從0XFFF0到0XFFF7。具體設定見表1。
控制寄存器的功能為存儲ARM發出的控制信息。系統根據該存儲器的數值決定自己的工作狀態。其中D2~D0位為脈沖預分頻設置位，系統根據這三位的值決定對光電編碼器信號的分頻數。D3為控制啟動位，該位置1時，系統發出控制信號，否則不發出。D4~D7位功能未定。
脈沖匹配預設值寄存器的功能為存儲脈沖匹配預設值，設置范圍為0~255，根據實際需要可擴展寄存器的位數。系統將光電編碼器的反饋值計數后與預設值比較，從而判斷運動是否到位。
速率寄存器的功能為存儲電機的轉動速率，可提供給ARM讀取或直接顯示。
2.3 反饋信號處理模塊
反饋信號處理模塊及時鐘模塊的頂層原理圖如圖2所示。反饋信號處理模塊包括倍頻模塊和信號處理模塊。
倍頻模塊的功能是將光電編碼器輸出的反饋信號進行二、四倍頻，或者不進行倍頻，供后續模塊使用。同時，因為FPGA運行過程不可避免會導致輸出信號相對原始信號有延遲，所以對光電編碼器輸出的零位信號進行處理，使其與輸出信號相符，起到零位信號的標定作用。
信號處理模塊包括選擇器、比較器和速率計算器。該模塊首先根據控制寄存器的數值，選擇指定的輸入信號，然后分別由比較器和速率計算器處理。比較器將信號計數后與脈沖匹配預設值寄存器中的數字比較，若相等，則輸出一個脈沖。速率計算器的功能為計算電機的轉動速率，然后輸出給速率寄存器。
2.4 時鐘模塊
時鐘模塊包括時鐘分頻器和時鐘計數器。由晶振提供的時鐘為48 MHz，頻率過高。由于輸出脈沖脈寬是時鐘周期的兩倍，所以輸出脈寬太小，不利于后續處理，需由時鐘分頻器分頻后才能被倍頻和顯示模塊使用。時鐘計數器的功能為定時輸出脈沖，提供給速率計算器。
2.5 顯示模塊
顯示模塊由十進制轉換器和掃描器組成。速率計算器的二進制數值需由十進制轉換器轉換成十進制，然后通過掃描器將數值的每一位在數碼管上顯示。其頂層示意圖如圖3所示。
3 仿真及實驗結果
本系統是以Altera公司的Quartus II為平臺、采用Verilog HDL語言開發的。Quartus II作為Altera公司的專用開發平臺，包括設計輸入、編譯、仿真、器件編程等功能。它使用方便，允許用戶用原理圖、語言編程、波形圖等多種輸入方法進行設計。
圖4是在設定為4倍頻、預設值為9模式下的系統仿真波形圖。其中add為數據/地址總線，en為鎖存信號，we為寫信號，oe為讀信號，ina和inb為相位差為90°的兩路方波信號(代替光電編碼器的輸出信號)，int0為脈沖匹配信號。
系統先將控制指令FA寫入地址為F0的寄存器，然后將預設值9寫入地址為F1的寄存器，在如此的設定下，系統得到ina和inb倍頻后的脈沖信號outc，對outc計數，并與預設值比較，獲得脈沖匹配信號int0。從圖中可看出，每10個outc脈沖得到一個int0脈沖，與預定的功能完全一致。最后，系統讀取地址為F0的寄存器的值，由outp輸出。由于軟件不能對三態門進行仿真，所以未將讀取的數據從數據/地址總線輸出。
將程序綜合、編譯、下載后，在實際系統中的實驗結果與仿真結果完全一致，系統能精確地輸出電機控制信號。且因FPGA的快速數據處理能力，能接受并處理頻率高達100 kHz的光電編碼器的輸出信號，所以大大提高了系統的速度。另一方面，由于輸出的控制信號通過其他電路的處理，可直接用于精確控制直流電機的啟動停止，不需用步進電機提高系統的精度，節約了成本。
由于運動控制系統的控制邏輯較多，若采用分立元件進行設計，由于系統過于復雜，線路互聯延遲及布線等原因極易造成系統不穩定，從而影響系統的控制精度。而FPGA器件能提高系統的集成度，可方便地解決以上問題。以FPGA設計的反饋式打印機走紙控制系統實現簡單，便于調試，運行可靠，且在控制速度、精度、成本上較目前市場上的產品有所提高。
參考文獻
[1] 《電子計算機及外部設備》期刊編輯部. 國內外票據打印機現狀與國內市場趨勢[J]. 電子計算機及外部設備，1999，23(2)：75-76.
[2] 褚振勇，齊亮，田心紅，等.FPGA設計及應用[M].西安：西安電子科技大學出版社，2006.
[3] Altera. Configuration handbook [EB/ OL ] . http： //www. altera. com， 2004-11-05.
[4] 冉龍明.基于ARM和FPGA的數控系統研究及實現[D].成都：電子科技大學，2008.