本次主要想探討阻性/感性/容性/電流型負載對驅動的要求，與大家分享，請網友看看有何不足，先看一個圖吧，FET的等效模型是：
用它做成的半橋；就成了這樣的一個電路：
空載開關時；電路變成這兩個工作模式：
上圖是高邊開關；低扁關斷狀態。下圖是低邊開關；高邊關斷狀態。兩個狀態組成一完整開關周期。這個現象會導致半、全橋空載時發熱。它不僅發生在開路狀態；而且還會發生在容性負載和硬開關電路里。適當的控制“開”的速度；防制上下之通是必要的。
高端FET開關狀態下；導通再關閉后，由于CDS1、CDS2的電容儲能，Q1關斷；輸出仍為+Vbus。此時；Q1柵電壓為0V，但是；Q1并沒因此而承受電壓。即Q1是零電壓關斷；關斷過程；柵電壓沒有平臺！沒有彌勒效應區！經過一段死區時間后；低端FET導通，此時此刻；高端早已關斷的FET的D-S終于承受了電壓！雖然是空載；但在這過程中發生了一系列的電壓電流變化，看圖解！
高邊FET導通后；向Cds2充電/Cds1放電，輸出達到正電源電壓。FET關斷時；由于電容無放電回路（Q2斷），電容電壓保持不變，Q1零壓管斷（無彌勒效應）。Q1關后；仍由于電容做用而不承受電壓。
用正驅動脈沖開啟Q2，當柵電壓達到門坎時；Q2開始通。Cds2短路放電；Cds1充電。顯然；Q2是硬開通。Q1此時開始實質性承受電壓。由于Cdg1的充電；導致在Q1驅動柵電阻上產生電壓。當感應電壓達到門坎時；Q1/Q2瞬間發生上下直通
半個周期描述結束，在此思考下半個周期的工作過程。
低端的管子是硬開通軟關斷；高端皆然。這里引用網友helen閘的實測波形，供大家討論。注意：“ON”是；有明顯的彌勒效應平臺，“OFF”時；沒有。（電源網原創轉載注明出處）
阻性負載：
大體和容性相當，只是半橋輸出在死區時間里；電壓是電源電壓的一般（如果同同樣的FET做的半、全橋的話）。
由于FET在關斷后；沒有承受所有電壓，FET實際的彌勒效應略微減小。看這圖：
現實負載中；除了電容/電感/電阻性負載外。還有一類負載；叫高分布參數負載。如大功率PFC/電機/PDP驅動等等。它們大體可以等效成這樣兩種拓樸（單級或多級鏈接）
當你用方波驅動這樣的負載時；電壓或電流高/射頻分量會發生反射。地線上充滿梳裝噪音，在方波沿上；同時跳動著電流尖刺。驅動速度越高；間刺越大。（這和我們用不同阻抗同軸電纜連接電視；而產生重影是一個道理）如果拉開波型；可以發現，第一個電流尖峰是最高且冒似正弦。這個現實的脈沖電流就是這個網絡產生的。
用示波器看。將探頭和地線夾短在一起時；測得的噪音；主要是共模分量。用探頭和地線夾夾在地線的不同部位測得的是差/共模噪音之和。用示波器看時；要求它有至少100M以上的帶寬。低于10M，大多數噪音將看不見，低于1M時；一切都干凈了本次主要想探討阻性/感性/容性/電流型負載對驅動的要求，與大家分享，請網友看看有何不足，先看一個圖吧，FET的等效模型是：
用它做成的半橋；就成了這樣的一個電路：
空載開關時；電路變成這兩個工作模式：
上圖是高邊開關；低扁關斷狀態。下圖是低邊開關；高邊關斷狀態。兩個狀態組成一完整開關周期。這個現象會導致半、全橋空載時發熱。它不僅發生在開路狀態；而且還會發生在容性負載和硬開關電路里。適當的控制“開”的速度；防制上下之通是必要的。
高端FET開關狀態下；導通再關閉后，由于CDS1、CDS2的電容儲能，Q1關斷；輸出仍為+Vbus。此時；Q1柵電壓為0V，但是；Q1并沒因此而承受電壓。即Q1是零電壓關斷；關斷過程；柵電壓沒有平臺！沒有彌勒效應區！經過一段死區時間后；低端FET導通，此時此刻；高端早已關斷的FET的D-S終于承受了電壓！雖然是空載；但在這過程中發生了一系列的電壓電流變化，看圖解！
高邊FET導通后；向Cds2充電/Cds1放電，輸出達到正電源電壓。FET關斷時；由于電容無放電回路（Q2斷），電容電壓保持不變，Q1零壓管斷（無彌勒效應）。Q1關后；仍由于電容做用而不承受電壓。
用正驅動脈沖開啟Q2，當柵電壓達到門坎時；Q2開始通。Cds2短路放電；Cds1充電。顯然；Q2是硬開通。Q1此時開始實質性承受電壓。由于Cdg1的充電；導致在Q1驅動柵電阻上產生電壓。當感應電壓達到門坎時；Q1/Q2瞬間發生上下直通
半個周期描述結束，在此思考下半個周期的工作過程。
低端的管子是硬開通軟關斷；高端皆然。這里引用網友helen閘的實測波形，供大家討論。注意：“ON”是；有明顯的彌勒效應平臺，“OFF”時；沒有。（電源網原創轉載注明出處）
阻性負載：
大體和容性相當，只是半橋輸出在死區時間里；電壓是電源電壓的一般（如果同同樣的FET做的半、全橋的話）。
由于FET在關斷后；沒有承受所有電壓，FET實際的彌勒效應略微減小。看這圖：
現實負載中；除了電容/電感/電阻性負載外。還有一類負載；叫高分布參數負載。如大功率PFC/電機/PDP驅動等等。它們大體可以等效成這樣兩種拓樸（單級或多級鏈接）
當你用方波驅動這樣的負載時；電壓或電流高/射頻分量會發生反射。地線上充滿梳裝噪音，在方波沿上；同時跳動著電流尖刺。驅動速度越高；間刺越大。（這和我們用不同阻抗同軸電纜連接電視；而產生重影是一個道理）如果拉開波型；可以發現，第一個電流尖峰是最高且冒似正弦。這個現實的脈沖電流就是這個網絡產生的。
用示波器看。將探頭和地線夾短在一起時；測得的噪音；主要是共模分量。用探頭和地線夾夾在地線的不同部位測得的是差/共模噪音之和。用示波器看時；要求它有至少100M以上的帶寬。低于10M，大多數噪音將看不見，低于1M時；一切都干凈了。
這時候；大體有三種選擇：
1）串低分布參數的電感，使分布電容的作用減到最小。
它對負載端的分布參數抑制有效；對FET自身寄生電容沒作用。
2）用低分布參數的元件做開關，開的足夠快。快速開關后；連聯線都可以被等效成電感了。
效率提高了，元件要求高了，需要增加EMI/C網絡了。
3）開慢些；再慢些，所有寄生參數變的越來越無足輕重了。
犧牲了效率，提高了EMI/C品質。
4）用軟開關拓樸
元件增加了；效率提高了；噪音下來了；成本提高了