1 引言

　　VHDL是一種面向設計、多層次的數字系統設計的標準化硬件描述語言，VHDL不需依賴馮·諾伊曼結構，可實現時序和真正并行設計，從而開辟一種全新的數字系統的設計途徑。使用VHDL語言更便于建立層次結構和元件結構設計。VHDL編寫的電路模塊代碼可重復利用，故簡化設計，縮短設計時間，提高工作效率。

　　2 TP UP-SF微型打印機簡介

　　TP UP-SF系列的高速微型打印機，采用針式撞擊點陣打印，是一類體積小、打印速度快的打印輸出設備。該系列打印機配有串行和并行接口，實現漢字的高速打印，可裝外徑70 mm大打印紙卷。此系列打印機比較小巧，攜帶方便，適用于小型收款機、小型計費器、*終端等各種應用場合。

　　TP UP-SF支持EPSON M一180、M—190和M一160系列的10種機頭打?。豢膳渲玫拇泻筒⑿薪涌?，根據打印機型號不同，TP UP—SF的打印速度可達2．5行／s，打印密度最高為252點／行。

　　微型打印機具有40個通用ESC／P打印控制命令和FS漢字打印控制命令。其中包括：字符、點陣圖形打印命令和漢字打印命令。對于前者ESC／P命令支持字符打印及放大，上、下劃線和點正圖形，用戶自定義字符打印，實現打印格式設置，十六進制形式打印等功能。而后者，FS命令支持機內國標一、二級硬漢字庫打印漢字，羅馬字母(A6區)和制表符(A9區)。

　　3 微型打印機的接口連接

　　3．1 串口連接

　　TP UP—SF系列打印機的S型機采用與RS-232C標準兼容的D一25串行接口，其接口插座則與IBM PC的RS一232C相配合。串行接口引腳排列如圖l所示，表l為串行接口引腳信號說明。

　　有2種握手方式可供選用，一種是標志控制方式，另一種是XON／XOFF協議方式。串行數據傳輸采用異步通訊格式，串行通訊的數據格式和波特率可由用戶自行設定。

　　3．2 并口連接

　　TP UP-SF系列打印機的P型機采用與Centmnics標準兼容的D一25并行接口，接口插座則與IBM PC的打印接口相配合。并行接口引腳排列如圖2所示，表2為并行接口引腳信號說明。

　　圖3為并行接口的時序，FPGA按照這些信號工作時序進行正確控制。當輸入信號進入打印機時，即可驅動打印機完成打印工作。

　　4 系統設計

　　按照從上至下的可編程系統設計思想，利用Ahera公司的CYCLONE系列FPGA器件，通過QUARTUS II開發工具，完成了FPGA所需的硬件系統的設計和軟件開發。采用模塊式設計，從存儲器讀取數據，再送入至微型打印機打印。

　　4．1 硬件電路設計

　　硬件電路以FPGA為中心，實現存儲器的接口電路設計，以及對打印機的并口接口電路設計。該系統設計采用Flash存儲器，它是一種可擦除、非易失性存儲器，可實現數據的存儲功能，便于數據傳輸。圖4為Flash存儲器的部分電路連接圖。

　　4．2 基于狀態機的打印控制模塊設計

　　微型打印機控制模塊主要控制打印機的工作時序，使其能夠正常工作。控制模塊主要是利用VHDL語言的狀態機實現。根據時序圖并結合打印機特性，在編寫狀態機時，分為3個狀態，其狀態轉換圖如圖5所示。

　　這個控制模塊的主要信號目有：reset，ask，stb和busy。其中前3個信號是微型打印機的并行接口信號。而busy信號為高電平表示打印機正“忙”，不能接收數據；ask信號是應答脈沖，低電平表示數據已接收且打印機已準備好接收下一個數據；sth信號是數據選通觸發脈沖，下降沿時讀入數據。當reset為‘0’時，對所有輸入數據進行預置并初始化狀態機；busy為‘0’則進入下一狀態，輸入數據，延時后，進入下一個狀態，判斷ask是否為‘0’。若ask為‘0’則轉到初始狀態，接下來進行下一輪循環。

　　5 結論

　　設計的微型打印機的控制器已經系統調試，該控制器具有較強的移植性，打印機的輸入數據是系統存儲器數據，稍加改動就可實現實時數據的打印功能，能夠使用在任意一個由FPGA構成的系統中使用，具有良好的應用前景。