電磁干擾(EMI)是一種會通過導致意外響應或完全工作實效從而影響電氣/電子設備性能的能量。

　　EMI是由輻射電磁場或者感應電壓和電流產生的。當前高速數字系統中的高時鐘頻率和短邊率也會導致EMI問題。

　　傳導和發射EMI的一個重要產生源是連接交流電源線的電氣設備，例如電腦和開關電源，以及帶有電動馬達的電氣設備，例如冰箱、空調和電單車等。

　　一旦電氣設備的EMI傳導到一個電路里，里面的線纜就會像一根天線一樣，將傳導EMI以RFI(無線電干擾)的形式“廣播”到整個電路中。

圖1：時鐘域里的Hershey Kiss展頻時鐘頻率概圖。

　　EMI可能影響不大，也可能導致災難性的故障，所以對EMI的有效控制是非常重要的。電磁兼容性(EMC)是指系統能在指定環境下運行而不會傳導或發射過量電池干擾的能力。

　　EMI標準和相關成本

　　EMC標準的宗旨是為了確保電子設備不會影響其它電子設備的運行甚至導致設備的故障。

　　各國針對“電視、廣播、便攜式娛樂設備、電子游戲和互聯網設備”等消費電子設備的EMI屏蔽功能的要求各有不同。

　　目前為止已經有各種各樣的組織發布了EMI規范。在美國，FCC發布了針對A?級和B級電子設備的第15部分J章規范。A?級和A層規范針對的是工業設備，而B級和B層規范則適用于消費電子產品。EMI規則減少了電子設備之間的干擾，解決了健康和安全方面的問題。

圖2：頻率域里的展頻時鐘頻率概圖。

　　如何控制EMI，一般要考慮以下幾個因素：

　　1) PCB設計－“靈敏元件、電源和地面層的隔離”

　　2) 電路電流－“EMI輻射會隨電流增大而增加”

　　3) 頻率，包括回轉率－“EMI輻射會導致頻率升高”

　　4) 帶寬

　　5) 電路回路區域－“保持在最小”

　　6) 屏蔽/過濾－“結合合理的設計、過濾、屏蔽和其它技巧，來以最低成本的方法將EMI控制在所需等級”

　　7) 展頻時鐘－“合適的展頻數量和調制頻率”

　　8) 抖動應用系統中時鐘的中心頻率，以便將輻射能量擴展到多個頻段，而不是讓所有能量輻射到一個頻率。

　　控制和降低EMI的方法

　　控制和降低EMI有兩個基本方法：抑制和吸收。最常用的降噪方法包括合理的設備電路設計、屏蔽、接地、過濾、隔離、分隔和定向、電路阻抗級控制、線纜設計和噪音消除等。

　　這些方法要求使用無源和有源元件，例如濾波器、扼流器、鐵氧體磁珠、箔片和??件，并結合PCB設計規則和展頻時鐘生成器(SSCG)。

圖3：Hershey Kiss展頻概圖的優勢。

　　在源頭處解決EMI問題

　　EMC設計的一個基本原則是在PCB的源頭處減弱EMI。展頻法是指有意將特別帶寬中產生的輻射能量擴展到頻率域，產生一個帶寬更大的信號。展品時鐘生成器(SSCG)就可以執行這一功能。

　　在選擇展頻時鐘來減弱消費電子產品的EMI時，開發人員必須確保以下幾點：

　　1) 系統必須通過EMI型式測試。良好的頻率概圖和調制頻率是最重要的。高質量的Hershey Kiss頻率概圖在降低EMI上是性能最好的；與之相比，三角頻率概圖需要更大的擴展量才能將EMI降低到同樣等級(見圖1至圖3)。調制頻率越高，就能將EMI降到更低的程度(如圖4)。

　　2)即便展頻有副作用，也要保持系統性能。首先，PLL必須運行于一個理想狀態，例如較高的PFD和VCO頻率和適當的帶寬等等。第二，頻率擴展量必須盡可能小，以便保持較高的系統時序余度和較低的周期間抖動。頻率擴展量更小，系統的平均頻率就不會降低太多，因而系統的運行速度也就不會那么慢。

　　3)要將對系統總成本的影響最小化。在消費電子產品中，展頻時鐘芯片的價格向來是一個主要的價格問題。但是，在最近幾年消費電子產品復雜性越來越高的同時，開發人員也要慎重考慮開發成本和風險。

　　比如，在抑制EMI和抖動中即便只有一項要求沒有達到，消費電子產品的系統時鐘需要調整的可能性就更大。可編程型抑制EMI的方法的靈活性，可以大大降低開發成本和風險，從而確保滿足所有要求。

圖4：通過調制頻率降低EMI。

　　展頻時鐘生成器

　　展頻時鐘生成器(SSCG)可分成可編程和不可編程兩種，也可以根據其是否有Hershey Kiss頻率還是三角展頻來分類。不同消費電子產品的展頻時鐘對于頻率、中心或向下擴展、擴展量、調制頻率、Hershey Kiss或三角展頻等的要求是不同的。

　　由于非可編程式展頻時鐘芯片是為特殊應用定制的，頻率范圍和擴展量只有幾個固定的可選項，要在最大化成本/性能的同時滿足最優展頻要求，就變得非常困難。

　　市場上大部分固定功能的時鐘芯片都有多個固定的可選擇輸入頻率范圍(如20-40MHz, 40-80MHz和80-160MHz)以及擴展率(如0.5%, 1%, 2%和3%)。要實現優化，就需要兩套PLL參數，一套針對EMI抑制性能，另一套面向PLL性能。

圖5：GP SSCG緩沖器芯片中的頻率調整。

　　當實際配置和這些理想設置有偏差時，各種副作用就會產生。比如，如果輸入頻率不在所選范圍的正中，VCO和調制頻率就會被直線調整(下圖6)。

　　如果PLL帶寬太低(一般是由于控制周期間抖動，如圖6所示)，那么頻率概圖就會變形，從而影響EMI性能。

　　當輸入頻率最低時，結果是最糟糕的：因為PDF和VCO頻率都很低，周期間抖動大大增加，并且由于調制頻率低而頻率概圖可能變形，EMI抑制性能就會大大降低。

圖6：頻率調整和理想概圖比較。

　　當擴展量的選擇受到限制時，開發人員就必須選擇一個超出需要的更大擴展量。這常常會增加周期間抖動，并降低系統時序預算。

　　如果沒有一個擴展率可以滿足系統要求，開發人員就必須要求時鐘供應商對設計作出改動并提供一款新的芯片，而這個過程中，哪怕僅僅是改變一個金屬層那么簡單，也最少需要數周的時間，并且成本一般都非常高。

　　與之相比，一個可編程的展頻時鐘生成器則能夠提供支持可現場編程性的通用時鐘，并結合片上非易失性存儲器，實現動態的展頻參數重置，從而不需要讓廠家花大量時間和成本對芯片進行改動。

　　可編程性還讓展頻時鐘性能能夠針對所要求的規格進行優化。比如，開發人員可以規定2.1%的精確擴展率(而不是固定選擇的3%)，或者為實現所需的頻率設置而優化調制模式。

　　上面的圖4展示了如何利用一個帶有2個展頻PLL的4PLL型時鐘芯片，通過調制頻率優化來輕松將EMI降低3 ～4 dB的。這些擴展的PLL都有兩個獨立擴展模式可供選擇。

　　大部分開發人員都更喜歡使用Hershey Kiss展頻時鐘來實現更好的EMI抑制性能，但很多時鐘供應商都只提供線性展頻時鐘。在理想情況下，一個SSCG必須同時提供Hershey Kiss和線性展頻時鐘。圖3展示出Hershey Kiss展頻時鐘在上面所示的4PLL時鐘芯片測試條件下一次性EMI降低了1.67dB。

　　另外，重要的時鐘參數，例如PLL電荷泵電流、VCO增益和輸出驅動強度，都是必須能夠編程設置的。這樣的靈活性能夠大大提高系統性能，減少系統開發時間，將改動限制到最小并降低風險。