中文引用格式: 陳啟慧,謝志遠,劉繼志. 基于FPGA高精度磁通門傳感器的設計與校準研究[J]. 電子技術應用,2025,51(12):56-61.
英文引用格式: Chen Qihui,Xie Zhiyuan,Liu Jizhi. Research on the design and calibration of high-precision fluxgate sensor based on FPGA[J]. Application of Electronic Technique,2025,51(12):56-61.
引言
磁通門傳感器作為高精度磁場測量技術的核心器件,在工業電流監測領域展現出獨特優勢。其基于電磁感應原理和軟磁材料的非線性磁化特性,可實現nT級磁場分辨率,已廣泛應用于新能源汽車電控系統和智能電網漏電監測等關鍵領域。然而,傳統模擬處理架構面臨信號鏈非線性誤差的固有問題,磁芯繞線不均勻性和激勵電壓波動導致的磁滯非線性[1-3]。
研究顯示,新型霍爾傳感器依靠精密的電路設計可以把誤差控制在±0.5%以內,而磁通門技術比如FDC500系列,在1 000 A沖擊后仍然可保持小于0.6 A的測量誤差[1,4]。但基于傳統線性模型的磁通門傳感器在寬量程0~200 mA的應用當中呈現出顯著的非線性失真,它的殘差分布呈現典型的拋物線特征,在磁芯飽和區誤差會呈指數增長[5]。
當前的研究主要是從硬件架構優化與算法補償這兩個方向去突破上述的瓶頸,在硬件層面,高嵩等人基于dsPIC單片機依靠相敏檢波構建三軸數字化架構[6],但需要多級濾波電路和AD轉換器且對周圍磁場環境要求嚴格;在算法層面,基于時間差的傳統線性模型在面對復雜磁滯特性的時候仍然存在0.4%的殘余誤差[7]。而神經網絡如BP網絡在非線性校正中表現出很強的擬合能力[8],可是它的計算復雜度高,需要反向傳播迭代而且缺乏物理可解釋性,無法滿足工業場景的實時性要求。
本文提出了FPGA-MATLAB算法協同校正架構,依靠硬件時間量化與軟件動態補償的深度融合來解決傳統技術的局限。設計全數字化FPGA處理鏈,集成低抖動時鐘生成和時間差量化模塊,且不需要設計專門的低通濾波器電路與AD模塊,與此同時,構建了多項式系數動態更新模型,非線性擬合實時修正飽和時間差與一次電流的映射關系,有效抑制了傳統磁通門的固有誤差。
本文詳細內容請下載:
http://www.jysgc.com/resource/share/2000006877
作者信息:
陳啟慧1,謝志遠1,2,劉繼志2
(1.華北電力大學 電子與通信工程學院,河北 保定 071003;
2.河北省互感器技術創新中心,河北 保定 071003)

