基于UVM的時間敏感網(wǎng)絡交換芯片的驗證架構(gòu)設計
電子技術應用
趙偉，陳三偉，方震，何泉初，王雨亭
中國電子科技集團公司第五十八研究所
摘要： 基于UVM驗證方法學、自動化比對和覆蓋率驅(qū)動的驗證思想，構(gòu)建了一個用于時間敏感網(wǎng)絡（TSN）交換芯片的系統(tǒng)驗證架構(gòu)。該架構(gòu)采用分類和流水處理數(shù)據(jù)報文方法，結(jié)合流量檢測、時間槽檢測和數(shù)據(jù)報文自動化比對方案，成功支撐TSN業(yè)務系統(tǒng)驗證方法落地，保證了系統(tǒng)驗證完備性。芯片回片經(jīng)測試滿足商用需求，再次論證了驗證架構(gòu)的完備性。
中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.245682
中文引用格式： 趙偉，陳三偉，方震，等. 基于UVM的時間敏感網(wǎng)絡交換芯片的驗證架構(gòu)設計[J]. 電子技術應用，2024，50(12)：36-40.
英文引用格式： Zhao Wei，Chen Sanwei，F(xiàn)ang Zhen，et al. UVM-based verification architecture design for TSN time-sensitive network switch chip[J]. Application of Electronic Technique，2024，50(12)：36-40.
中文引用格式： 趙偉，陳三偉，方震，等. 基于UVM的時間敏感網(wǎng)絡交換芯片的驗證架構(gòu)設計[J]. 電子技術應用，2024，50(12)：36-40.
英文引用格式： Zhao Wei，Chen Sanwei，F(xiàn)ang Zhen，et al. UVM-based verification architecture design for TSN time-sensitive network switch chip[J]. Application of Electronic Technique，2024，50(12)：36-40.
UVM-based verification architecture design for TSN time-sensitive network switch chip
Zhao Wei，Chen Sanwei，F(xiàn)ang Zhen，He Quanchu，Wang Yuting
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： In this paper, a system verification architecture for time-sensitive network (TSN) switch chip, which is based on UVM, automatic comparison and coverage-driven verification thinking, is designed. This architecture adopts the method of classifying and pipelining packets, combined with traffic detection, time slot detection and packets automatic comparison scheme, successfully satisfies the implementation of the TSN system verification method, finally ensures the system verification completion. Chip test results meet commercial requirements, once again demonstrates verification architecture completeness.
Key words : UVM；time-sensitive network；TSN；switch chip；system verification
引言
當今網(wǎng)絡系統(tǒng)中，時間敏感網(wǎng)絡（Time-Sensitive Networking, TSN）協(xié)議已成為滿足實時通信需求的關鍵技術。TSN協(xié)議通過提供精準的時間同步、低延遲和高可靠性，被廣泛應用于工業(yè)自動化、汽車電子和音視頻傳輸?shù)阮I域。作為TSN協(xié)議的核心設備，時間敏感網(wǎng)絡交換芯片的功能和性能正確性尤為重要。
本文提出了一種基于UVM的時間敏感網(wǎng)絡交換芯片的驗證架構(gòu)，旨在滿足TSN交換芯片驗證方法落地，確保TSN交換芯片功能和性能正確。該驗證架構(gòu)結(jié)合了分類和流水處理數(shù)據(jù)報文、記分板自動比對、流量檢測、時間槽檢測和覆蓋率驅(qū)動的驗證思想，確保了驗證的全面性和準確性。通過驗證架構(gòu)的設計與實現(xiàn)，能夠有效進行TSN業(yè)務的驗證實施，最終確保驗證目標圓滿達成。
本文詳細內(nèi)容請下載：
http://www.jysgc.com/resource/share/2000006245
作者信息：
趙偉，陳三偉，方震，何泉初，王雨亭
（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。