9月25日，EDA及半導體IP大廠新思科技（Synopsys）宣布與晶圓代工龍頭大廠臺積電持續密切合作，基于臺積電最先進的工藝和 3DFabric 技術，提供了先進的 EDA 和 IP 解決方案，以加速 AI 和多芯粒設計的創新。AI 應用中無休止的計算需求要求半導體技術跟上步伐。從行業領先的 AI 驅動型 EDA 套件（由 Synopsys.ai? 提供支持以提高生產力和芯片結果），到促進向 2.5/3D 多芯粒架構遷移的完整解決方案，新思科技和臺積電幾十年來一直密切合作，為未來十億到萬億晶體管的 AI 芯片設計鋪平了道路。
臺積電生態系統與聯盟管理部負責人 Dan Kochpatcharin 表示：“臺積電很高興與新思科技合作，為基于臺積電先進工藝和 3DFabric 技術的 AI 設計嚴格計算需求開發開創性的 EDA 和 IP 解決方案。我們在新思科技的 AI 驅動型 EDA 套件和經過硅驗證的 IP 方面的最新合作成果，幫助我們的共同客戶顯著提高了他們的生產力，并為先進的 AI 芯片設計提供了卓越的性能、功耗和面積結果。”
Synopsys EDA 產品管理高級副總裁 Sanjay Bali 表示：“幾十年來，新思科技一直與臺積電密切合作，提供跨越臺積電各代最先進節點的任務關鍵型 EDA 和 IP 解決方案。“這種合作伙伴關系有助于幫助我們的共同客戶在 AI 時代加速創新，并推動半導體設計的未來。我們共同突破可能的界限，在性能、能效和工程生產力方面取得突破性進展。
Synopsys AI 驅動型 EDA 設計流程提升 PPA 和工程生產力行業
領導者已經接受了 Synopsys AI 驅動的 EDA 流程，這些流程由 Synopsys.ai 提供支持，用于其基于 N2 的先進芯片設計。
聯發科技（MediaTek）公司副總裁 Ching San Wu 表示：“新思科技認證的 Custom Compiler 和 PrimeSim 解決方案提供了性能和生產力提升，使我們的設計人員能夠滿足基于 TSMC N2 工藝的高性能模擬設計的芯片需求。擴大與新思科技的合作，使我們能夠充分利用其 AI 驅動流程的潛力，加速我們的設計遷移和優化工作，改進向多個垂直領域交付我們行業領先的 SoC 所需的流程。”
此外，新思科技正在與臺積電合作開發新的背面布線功能，以支持新思科技數字設計流程中臺積電的 A16 工藝，以解決配電和信號布線問題，以實現設計性能效率和密度優化。可互操作的工藝設計套件 （iPDK） 和 Synopsys IC Validator? 物理驗證運行集可供設計團隊使用，以處理日益復雜的物理驗證規則，并有效地將設計過渡到臺積電 N2 技術。
為了進一步加速芯片設計，新思科技和臺積電通過臺積電的 Cloud Certification 在云端啟用了 Synopsys EDA 工具，為共同客戶提供云就緒的 EDA 工具，這些工具可提供準確的結果質量，并與臺積電的先進工藝技術無縫集成。新思科技的云認證工具包括綜合、布局布線、靜態時序和功耗分析、晶體管級靜態時序分析、定制實現、電路仿真、EMIR 分析和設計規則檢查。
通過全面的 EDA 解決方案推進多芯粒創新，新思科技、Ansys 和臺積電合作，利用各自的主要解決方案，通過全面的系統分析流程來應對多芯粒設計的復雜多物理場挑戰。
基于新思科技3DIC Compiler 統一探索到簽核平臺的最新流程集成了 3DSO.ai，與用于數字和 3D 集成電路的 Ansys RedHawk-SC? 電源完整性簽核平臺相結合，增強了熱和 IR 感知時序分析。新思科技 3DIC 編譯器是 臺積電認證的平臺，支持 3Dblox，即臺積電的 3DFabric，其中包括臺積電SoIC（集成芯片上的系統）和 CoWoS 封裝技術。
Ansys半導體、電子和光學業務副總裁兼總經理John Lee表示：“我們與新思科技和臺積電的合作體現了我們對推動創新并實現AI和多芯粒芯片設計未來的共同承諾。我們正在共同應對多芯粒架構中固有的多物理場挑戰，幫助我們的共同客戶在新思科技設計環境中基于最新臺積電技術實現芯片、封裝和系統級效果的金牌簽核精度。
通過經過硅驗證的 IP降低風險
新思科技全面的多芯粒測試解決方案（可通過 Synopsys UCIe 和 HBM3 IP 獲得）確保在制造測試和現場期間多芯粒封裝的健康狀況。通過與臺積電合作，新思科技 利用臺積電的 CoWoS 中介層技術推出了一款測試芯片 ，該芯片完全支持測試、監控、調試和修復功能。診斷、可追溯性和任務模式信號完整性監控允許進行設計中、量產中、生產和現場優化，以實現預測性維護等目的。 UCIe PHY 的監控、測試和修復 （MTR） IP 提供晶片、晶片間接口和多晶片封裝級別的可測試性。
新思科技在 N3E 和 N5 工藝技術中的 UCIe 和 HBM3 IP 解決方案取得了多項硅成功，加速了 IP 集成并最大限度地降低了風險。新思科技UCIe IP 的最新開發工作速率高達 40G，無需額外面積即可實現最大帶寬和能效，而 HBM4 和 3D I/O IP 解決方案則加速了 3D 堆疊晶片在臺積電先進工藝上的異構集成。
