光連接（尤其是硅光子學(xué)）預(yù)計(jì)將成為實(shí)現(xiàn)下一代數(shù)據(jù)中心連接的關(guān)鍵技術(shù)，特別是那些設(shè)計(jì)的 HPC 應(yīng)用程序。隨著跟上（并不斷擴(kuò)展）系統(tǒng)性能所需的帶寬需求不斷增加，僅銅纜信令不足以跟上。為此，多家公司正在開發(fā)硅光子解決方案，其中包括臺(tái)積電等晶圓廠供應(yīng)商，臺(tái)積電本周在其 2024 年北美技術(shù)研討會(huì)上概述了其 3D 光學(xué)引擎路線圖，并制定了為全球帶來高達(dá) 12.8 Tbps 光學(xué)連接的計(jì)劃。臺(tái)積電制造的處理器。
臺(tái)積電的緊湊型通用光子引擎 (COUPE：Compact Universal Photonic Engine) 使用該公司的 SoIC-X 封裝技術(shù)將電子集成電路堆疊在光子集成電路 (EIC-on-PIC：electronics integrated circuit on photonic integrated circuit ) 上。該代工廠表示，使用其 SoIC-X 可以實(shí)現(xiàn)芯片間接口的最低阻抗，從而實(shí)現(xiàn)最高的能源效率。EIC 本身采用 65 納米級(jí)工藝技術(shù)生產(chǎn)。
TSMC 的第一代 3D 光學(xué)引擎（或 COUPE）將集成到運(yùn)行速度為 1.6 Tbps 的 OSFP 可插拔設(shè)備中。這個(gè)傳輸速率遠(yuǎn)遠(yuǎn)領(lǐng)先于當(dāng)前的銅以太網(wǎng)標(biāo)準(zhǔn)（最高可達(dá) 800 Gbps），凸顯了光學(xué)互連對(duì)于密集網(wǎng)絡(luò)計(jì)算集群的直接帶寬優(yōu)勢(shì)，更不用說預(yù)期的節(jié)能效果了。
展望未來，第二代 COUPE 旨在作為與開關(guān)共同封裝的光學(xué)器件集成到 CoWoS 封裝中，從而將光學(xué)互連帶到主板級(jí)別。與第一個(gè)版本相比，該版本 COUPE 將支持高達(dá) 6.40 Tbps 的數(shù)據(jù)傳輸速率，并減少了延遲。
TSMC 的第三代 COUPE（運(yùn)行在 CoWoS 內(nèi)插器上的 COUPE）預(yù)計(jì)將進(jìn)一步改進(jìn)，將傳輸速率提高到 12.8 Tbps，同時(shí)使光學(xué)連接更接近處理器本身。目前，COUPE-on-CoWoS正處于開發(fā)探路階段，臺(tái)積電尚未設(shè)定目標(biāo)日期。
最終，與許多業(yè)內(nèi)同行不同的是，臺(tái)積電迄今為止尚未參與硅光子市場(chǎng)，而將這一市場(chǎng)留給了 GlobalFoundries 等公司。但憑借3D光學(xué)引擎戰(zhàn)略，該公司將進(jìn)入這個(gè)重要市場(chǎng)，以彌補(bǔ)失去的時(shí)間。
臺(tái)積電推出基于硅光子學(xué)的人工智能芯片封裝平臺(tái)
在 2024 年 IEEE 國(guó)際固態(tài)電路會(huì)議 (ISSCC) 上發(fā)布的一項(xiàng)開創(chuàng)性聲明中，臺(tái)積電（臺(tái)灣積體電路制造公司）推出了一種基于硅光子的封裝，有望徹底改變高性能計(jì)算和 AI 芯片設(shè)計(jì)。
臺(tái)積電的創(chuàng)新方法利用硅光子技術(shù)，有望解決互連和電源方面的關(guān)鍵挑戰(zhàn)，同時(shí)為人工智能加速器和其他先進(jìn)計(jì)算應(yīng)用的前所未有的性能增強(qiáng)鋪平道路。
傳統(tǒng)上，人工智能加速器對(duì)更高性能的需求需要集成更高帶寬內(nèi)存 (HBM) 和小芯片，從而導(dǎo)致中介層和晶圓基板上芯片配置的復(fù)雜性。
這些復(fù)雜性通常會(huì)導(dǎo)致互連和電源問題，從而限制芯片的可擴(kuò)展性和效率。然而，臺(tái)積電的新封裝技術(shù)通過采用硅光子學(xué)引入了范式轉(zhuǎn)變，其中光纖取代了傳統(tǒng)的 I/O 進(jìn)行數(shù)據(jù)傳輸。
這種創(chuàng)新方法不僅增強(qiáng)了互連性，而且減輕了與傳統(tǒng)中介層設(shè)計(jì)相關(guān)的挑戰(zhàn)。
想象一下，您正在組織一次大型會(huì)議，演講者來自不同領(lǐng)域。傳統(tǒng)上，每個(gè)揚(yáng)聲器都有自己的麥克風(fēng)和一組連接到主音響系統(tǒng)的電纜。
隨著添加更多揚(yáng)聲器和麥克風(fēng)，舞臺(tái)上的電線變得雜亂，導(dǎo)致混亂和潛在的技術(shù)問題。這種設(shè)置代表了傳統(tǒng)芯片封裝的挑戰(zhàn)，在傳統(tǒng)芯片封裝中添加更多組件會(huì)導(dǎo)致復(fù)雜的互連問題。
想象一下，如果您不使用單獨(dú)的麥克風(fēng)和電纜，而是實(shí)施依靠紅外光束傳輸音頻信號(hào)的尖端無線麥克風(fēng)系統(tǒng)。每個(gè)揚(yáng)聲器都可以在舞臺(tái)上自由移動(dòng)，無需束縛電纜，音質(zhì)保持清脆清晰。該無線系統(tǒng)代表了臺(tái)積電的新封裝技術(shù)，該技術(shù)利用硅光子學(xué)通過光纖而不是傳統(tǒng)的電氣路徑傳輸數(shù)據(jù)。
此外，將會(huì)議舞臺(tái)視為一個(gè)多層平臺(tái)，揚(yáng)聲器相互堆疊，以在同一空間容納更多演示者。借助無線麥克風(fēng)系統(tǒng)，您可以輕松堆疊揚(yáng)聲器，而無需擔(dān)心電纜管理問題或信號(hào)干擾。同樣，臺(tái)積電的封裝技術(shù)允許將異構(gòu)芯片堆疊在一起，從而最大限度地提高空間效率，并將更多組件集成到單個(gè)芯片上。
此外，想象一下將電源管理系統(tǒng)直接集成到麥克風(fēng)支架中，確保每個(gè)揚(yáng)聲器都能獲得一致且可靠的電源，而無需外部電源。這種集成電源管理系統(tǒng)反映了臺(tái)積電在其封裝技術(shù)中包含集成穩(wěn)壓器的方法，該方法優(yōu)化了堆疊組件的電力傳輸，從而提高了效率和可靠性。
臺(tái)積電封裝技術(shù)的主要特點(diǎn)之一是能夠在基礎(chǔ)芯片上堆疊異構(gòu)芯片，從而實(shí)現(xiàn)前所未有的集成度和性能水平。
通過利用混合鍵合技術(shù)，臺(tái)積電最大限度地提高了堆疊芯片的 I/O 功能，進(jìn)一步增強(qiáng)了連接性和數(shù)據(jù)吞吐量。
此外，這種方法允許將包括芯片和 HBM 在內(nèi)的各種組件無縫集成到中介層上，該中介層可能是本地硅中介層。
其結(jié)果是一個(gè)緊湊且高效的封裝解決方案，能夠滿足現(xiàn)代計(jì)算架構(gòu)的需求。
為了解決供電這一關(guān)鍵問題，臺(tái)積電的封裝平臺(tái)集成了一個(gè)集成穩(wěn)壓器，確保向堆疊組件提供穩(wěn)定、高效的電力傳輸。
通過將電壓調(diào)節(jié)功能直接集成到封裝架構(gòu)中，臺(tái)積電無需外部電壓調(diào)節(jié)器，從而降低了復(fù)雜性并增強(qiáng)了整體系統(tǒng)的可靠性。
這種創(chuàng)新方法不僅提高了功效，還增強(qiáng)了芯片的可擴(kuò)展性，從而可以集成日益復(fù)雜的計(jì)算架構(gòu)。
也許臺(tái)積電封裝技術(shù)最引人注目的方面是其通過 3D 封裝實(shí)現(xiàn)萬億晶體管 AI 芯片的潛力。
然而，當(dāng)今最先進(jìn)的芯片可以容納多達(dá) 1000 億個(gè)晶體管，臺(tái)積電的 3D 封裝技術(shù)有望以指數(shù)方式提高這一限制。
通過堆疊多層異構(gòu)芯片并利用先進(jìn)的封裝技術(shù)，臺(tái)積電為人工智能加速器和其他高性能計(jì)算應(yīng)用提供前所未有的計(jì)算能力和效率水平。
臺(tái)積電推出基于硅光子的封裝平臺(tái)是高性能計(jì)算和人工智能芯片設(shè)計(jì)進(jìn)步的一個(gè)重要里程碑。
通過解決互連性、電源和可擴(kuò)展性方面的關(guān)鍵挑戰(zhàn)，臺(tái)積電的創(chuàng)新方法有望釋放現(xiàn)代計(jì)算架構(gòu)的全部潛力。
臺(tái)積電的封裝技術(shù)能夠?qū)崿F(xiàn)萬億晶體管人工智能芯片并促進(jìn)各種組件的無縫集成，有望推動(dòng)半導(dǎo)體行業(yè)的下一波創(chuàng)新浪潮，開創(chuàng)前所未有的性能和效率的新時(shí)代。
