基于自動編譯碼器的端到端無線通信系統FPGA實現
2023年電子技術應用第5期
黃沛昱，高磊，宋佳波
（重慶郵電大學 光電工程學院，重慶 400065）
摘要： 基于自動編譯碼器的通信系統是近年來無線通信的一個熱門研究領域，如何將其部署在嵌入式設備中具有非常重要的實踐意義。提出了一種基于自動編譯碼器的端到端無線通信系統的FPGA設計方案，在FPGA上部署基于自動編譯碼器的端到端無線通信系統，使用AD9361射頻芯片作為射頻前端處理模塊，實現真正意義上的空中傳輸。并且對系統中的卷積神經網絡設計了硬件加速方案，在卷積計算單元內進行并行性探索，設計了流水線架構，加速卷積運算。對于存儲單元，采用雙緩沖設計，利用乒乓操作，提高數據通信速率。實驗結果表明，在不同的調制方式下，系統實測誤塊率與在瑞利信道下的仿真結果相接近。在誤塊率相當的情況下，與通用CPU Intel i5-9300相比，所設計的系統的網絡推理速度提升了3.98倍。與英偉達1650 GPU相比，功耗約是它的0.18倍。
中圖分類號：TN92
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223229
中文引用格式： 黃沛昱，高磊，宋佳波. 基于自動編譯碼器的端到端無線通信系統FPGA實現[J]. 電子技術應用，2023，49(5)：105-110.
英文引用格式： Huang Peiyu，Gao Lei，Song Jiabo. FPGA implementation of end-to-end wireless communication system based on auto-encoder[J]. Application of Electronic Technique，2023，49(5)：105-110.
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223229
中文引用格式： 黃沛昱，高磊，宋佳波. 基于自動編譯碼器的端到端無線通信系統FPGA實現[J]. 電子技術應用，2023，49(5)：105-110.
英文引用格式： Huang Peiyu，Gao Lei，Song Jiabo. FPGA implementation of end-to-end wireless communication system based on auto-encoder[J]. Application of Electronic Technique，2023，49(5)：105-110.
FPGA implementation of end-to-end wireless communication system based on auto-encoder
Huang Peiyu，Gao Lei，Song Jiabo
(School of Opto-electronic Engineering， Chongqing University of Posts and Telecommunications， Chongqing 400065， China)
Abstract： The communication system based on auto-encoder is a hot research field of communication system in recent years, and how to apply the end-to-end learning communication systems to embedded devices is a hot topic worthy of research. This paper proposes a FPGA design scheme for end-to-end wireless communication system based on auto-encoder, deploys the end-to-end wireless communication system based on auto-encoder on the FPGA, and uses the AD9361 radio frequency chip as the radio frequency front-end processing module to achieve real air transmission. In addition, a hardware acceleration scheme is designed for the CNN in the system, parallelism is explored in the convolution computing unit, and a pipeline architecture is designed to accelerate the convolution operation. For the storage unit, the double buffer design is adopted, and the ping-pong operation is used to improve the utilization rate of data communication bandwidth. The experimental results show that under different modulation methods, the BLER performance is close to the simulation results under the Rayleigh fading channel. Compared with the general-purpose CPU i5-9300, the network inference speed of the designed system is 3.98 times higher than that of the general-purpose CPU i5-9300 with the same block error rate. Compared to the Nvidia 1650 GPU, the power is about 0.18 times higher.
Key words : FPGA；auto-encoder；end to end communication；pipeline；AD9361
0 引言
對于一個完整的通信系統來說，其本質可以表示為發射端為所需要發送的信息設計一種合適的編碼方式，以便于在傳輸過程中即使遇到各種外界干擾，也能將信息從發射端準確安全地傳輸到接收端。傳統的通信系統通過將發射端和接收端設計為若干個子模塊，如信源編碼、調制、解調、信道解碼、信道均衡等，通過對系統中的每個模塊進行單獨優化保證通信質量。但傳統通信系統實現的是局部優化，無法對系統進行全局最優設計。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000005304
作者信息：
黃沛昱，高磊，宋佳波
（重慶郵電大學 光電工程學院，重慶 400065）
此內容為AET網站原創，未經授權禁止轉載。