0　引言

    隨著半導體行業的高速發展，集成電路的規模和設計的復雜性在不斷地增大，使得芯片設計的正確性很難保證，與此同時，芯片驗證也越來越困難，成為了現代芯片開發周期的瓶頸^[1]。隨著芯片驗證方法學的發展，傳統的電子設計自動化（Electronic Design Automation, EDA）驗證發展到與硬件加速（Emulator，EMU）平臺和FPGA（Field Programmable Gate Array）原型驗證平臺混合的驗證手段。而如何在模塊級、子系統級、系統級等不同層級和EDA、EMU、FPGA不同類型測試臺（Testbench，TB）上進行測試激勵的復用，確保不同平臺驗證的一致性，成為了新的挑戰^[2]。

    為了實現測試激勵的有效復用，繼UVM（Universal Verification Methodology）之后，Accellera標準組織推出了便攜式測試和激勵標準（Portable Stimulus Standard，PSS），其目標是提供一個獨立的測試激勵來源，并在更高的抽象級別上定義激勵和場景，從而實現跨層級和平臺的場景描述和測試激勵復用。其主要的特點如下：

    (1) 通過PSS建模在更高抽象級別上指定激勵和測試，可定義面向CPU（Central Processing Unit）和各類接口協議的復雜組合場景。

    (2) 可以方便地生成隨機組合場景的C/C++或者SV (SystemVerilog）代碼，通過編譯并加載C/C++如案卷程序實現CPU的驗證場景，通過調用驗證IP（Verification Intellectual Property, VIP）或硬件加速VIP（Accelerated VIP，AVIP）實現對特定協議接口的激勵。

    (3) PSS場景模型不僅可應用于模塊級、子系統級和系統級EDA測試臺，還可以用在EMU、FPGA平臺，為不同級別的平臺產生相同的激勵，實現了測試激勵復用，確保了驗證的一致性。

本文詳細內容請下載：http://www.jysgc.com/resource/share/2000005070。

作者信息：

王鋒，王磊，張栗榕

（新華三半導體技術有限公司 西安研究所，陜西 西安 710075）