一種高線性度的2.4 GHz CMOS功率放大器設計
2022年電子技術應用第12期
王家文1，2，潘文光1，2
1.中國科學院大學 微電子學院，北京100049；2.南京中科微電子有限公司，江蘇 南京210018
摘要： 為了滿足目前物聯網低成本、低功耗與較高線性度的市場應用需求，提出了一種高線性度的2.4 GHz功率放大器(PA)。該功率放大器為兩級結構，為了提高增益的同時保持較低的靜態功耗其驅動級采用了電流復用兩級共源放大結構，并且使用了兩級失真抵消的方法減小了晶體管跨導非線性的影響，同時采用二極管線性化偏置來補償寄生電容非線性導致的增益壓縮現象。該功率放大器采用0.18 μm CMOS工藝，后仿真結果表明，在2.4 GHz工作頻率下，該PA小信號增益為30 dB，輸出1 dB壓縮點為22 dBm，靜態功耗為53 mW，功率附加效率峰值為31%。
中圖分類號： TN722
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212409
中文引用格式： 王家文，潘文光. 一種高線性度的2.4 GHz CMOS功率放大器設計[J].電子技術應用，2022，48(12)：65-69.
英文引用格式： Wang Jiawen，Pan Wenguang. Design of a 2.4 GHz CMOS power amplifier with high linearity[J]. Application of Electronic Technique，2022，48(12)：65-69.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212409
中文引用格式： 王家文，潘文光. 一種高線性度的2.4 GHz CMOS功率放大器設計[J].電子技術應用，2022，48(12)：65-69.
英文引用格式： Wang Jiawen，Pan Wenguang. Design of a 2.4 GHz CMOS power amplifier with high linearity[J]. Application of Electronic Technique，2022，48(12)：65-69.
Design of a 2.4 GHz CMOS power amplifier with high linearity
Wang Jiawen1，2，Pan Wenguang1，2
1.School of Microelectronics，University of Chinese Academy of Sciences，Beijing 100049，China； 2.Nanjing Zhongke Microelectronics Co.，Ltd.，Nanjing 210018，China
Abstract： In order to meet the market demand of low-cost, low-power consumption and high linearity of the Internet of Things, a 2.4 GHz power amplifier(PA) with high linearity is proposed. The power amplifier has a two-stage structure. In order to improve the gain while maintaining low static power consumption, the driver stage of the PA adopts a current multiplexing two-stage common source amplifier structure, uses a two-stage distortion cancellation method to reduce transconductance nonlinearity, and adopts diode linearization bias to compensate gain compression phenomenon caused by parasitic capacitance nonlinearity. The PA uses a 0.18 μm CMOS process. Simulation results show that at 2.4 GHz operating frequency, the PA has a small signal gain of 30 dB, an output 1 dB compression point of 21.7 dBm, a static power consumption of 53 mW, and a power-added efficiency peak of 31%.
Key words : power amplifier；current multiplexing；distortion cancellation；diode linearization bias
0 引言
作為信息技術產業第三次革命的物聯網技術高速發展，對應用于物聯網的無線收發機也提出了低成本、低功耗與高集成度的新需求[1-2]，作為無線收發機中核心模塊的CMOS功率放大器(PA)也得到了廣泛的關注與研究。降低功耗的主流方法為柵極偏置技術，通過調整不同的偏置來達到降低功耗的目的，但通過調整偏置電壓降低功耗會惡化PA線性度，電流復用技術憑借其可以在保證較高增益的同時降低功耗的優點也在射頻CMOS電路設計中得到了廣泛應用[3-6]。隨著現代通信調制方式的復雜化程度越來越高，對PA的線性度要求也在不斷地提高，這就常會要求PA工作在功率回退狀態下，但這是通過降低效率來提高線性度。針對CMOS PA同樣有很多線性化方法被提出，主要有最佳偏置技術、預失真技術、多柵晶體管技術、電容補償技術等，這些線性化方法通常會被結合使用來使PA線性度達到滿意的水平[7-12]。
為了達到低功耗高線性度的要求，本文基于0.18 μm CMOS工藝設計了一種兩級線性功率放大器，其中驅動級使用電流復用結構提供較高增益的同時保持較低的靜態功耗，同時使用了兩級失真抵消與二極管線性化技術改善PA線性度。該PA為射頻前端芯片的一部分，整體射頻前端芯片主要包括PA、低噪聲放大器(LNA)與射頻開關，目前整體射頻前端芯片已完成版圖設計與后仿真驗證并遞交制造廠進行流片。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000005042。
作者信息：
王家文1，2，潘文光1，2
(1.中國科學院大學 微電子學院，北京100049；2.南京中科微電子有限公司，江蘇 南京210018)
此內容為AET網站原創，未經授權禁止轉載。