根據WikiChip的一份報告，臺積電的SRAM微縮速度已經大大放緩。當涉及到全新的制造節點時，我們希望它們能夠提高性能、降低功耗并增加晶體管密度。但是，盡管邏輯電路在最近的工藝技術中得到了很好的擴展，但SRAM單元一直落后，顯然在臺積電的3nm級生產節點上幾乎停止了微縮。對于未來的CPU、GPU和SoC來說，這是一個主要問題，由于SRAM單元區域微縮緩慢，它們可能會變得更加昂貴。
SRAM 微縮速度放緩
當臺積電今年早些時候正式推出其N3制造技術時，它表示，與其N5（5nm級）工藝相比，新節點將在邏輯密度方面提供1.6倍和1.7倍的改進。它沒有透露的是，與N5相比，新技術的SRAM單元幾乎無法微縮，根據WikiChip的說法，WikiChip從國際電子設備會議（IEDM）上發表的臺積電論文中獲得了信息。
臺積電的N3具有0.0199μm2的SRAM位單元大小，與N5的0.021μm2 SRAM位單元相比僅縮小了~5%。改進后的N3E變得更糟，因為它配備了0.021 μm2 SRAM位單元（大致轉換為31.8 Mib / mm2），這意味著與N5相比根本沒有縮放。
同時，英特爾的intel 4（最初稱為7nm EUV）將SRAM位單元尺寸從Intel 7（以前稱為10nm Enhanced SuperFin）的0.0312μm2減小到0.024μm2（大致轉換為27.8 Mib / mm2），這有點落后于臺積電的HD SRAM密度。
此外，WikiChip還回顧了Imec的一次演示，該演示文稿顯示在帶有叉形晶體管的“超過2nm節點”上SRAM密度約為60 Mib / mm2。不過這種工藝技術還需要數年時間，從現在到那時，芯片設計人員將不得不開發英特爾和臺積電宣傳的SRAM密度處理器（盡管英特爾4不太可能被英特爾以外的任何人使用）。
后果很嚴重！
這是個嚴重的壞消息！從這個角度來看，雖然N3B和N3E據說都提供了1.6倍和1.7倍的芯片級晶體管縮放，但SRAM的1.0倍和1.05倍縮放是災難性的。現在，我們仍然預計臺積電會在某個時候為N3推出更密集的SRAM位單元變體，我們確實希望將來看到SRAM的某種程度的微縮，但舊的SRAM微縮似乎已經死了。
假設在TSMC N16上有一個100億個晶體管芯片，其中40%是SRAM, 60%是邏輯晶體管。忽略實際限制和模擬/物理/等等，這樣一個假設的芯片的芯片面積約為255毫米2，其中45毫米2(或17.6%)為SRAM。將完全相同的芯片縮小到N5將產生一個56毫米2的芯片，其中12.58毫米2或占22.5%的芯片面積的SRAM。將芯片進一步縮小到N3將產生一個44毫米2的芯片，SRAM的面積依然是12.58毫米2，這將占據芯片面積的近30%。
當然，影響不會全面感受到。芯片上的SRAM和緩存百分比因目標市場和整體能力而異。然而，對于一些人工智能硬件初創公司來說，其架構要求SRAM覆蓋芯片的很大一部分，這些工程師將比其他工程師更快地遇到更多的挑戰。
現代芯片中的SRAM
現代 CPU、GPU 和 SoC 在處理數據時將 SRAM用于各種緩存，并且從內存中獲取數據的效率極低，尤其是對于各種人工智能 （AI） 和機器學習 （ML） 工作負載。但如今，即使是智能手機的通用處理器、圖形芯片和應用處理器也攜帶著巨大的緩存：AMD的Ryzen 9 7950X總共攜帶81MB的緩存，而英偉達的AD102至少使用123MB的SRAM用于英偉達公開披露的各種緩存。
展望未來，對緩存 SRAM的需求只會增加，但對于N3（設置為僅用于少數產品）和N3E，這就無法減少SRAM占用的芯片面積，也無法降低與N5相比的新節點的更高成本。從本質上講，這意味著高性能處理器的芯片尺寸將會增加，因此它們的成本也會增加。同時，與邏輯單元一樣，SRAM單元也容易出現缺陷。在某種程度上，芯片設計人員將能夠通過N3的FinFlex創新（在一個模塊中混合和匹配不同類型的FinFET，以優化其性能，功率或面積）來緩解較大的SRAM單元，但在這一點上，我們只能猜測這將帶來什么樣的成果。臺積電計劃推出其密度優化的N3S工藝技術，與N5相比，該技術有望縮小SRAM位單元的尺寸，但這將在2024年左右發生，我們想知道這是否會為AMD、Apple、Nvidia和高通設計的芯片提供足夠的邏輯性能。
緩解措施？
從成本角度來看，減緩SRAM面積微縮速度的方法之一是采用多芯片設計，并將較大的緩存分解到更便宜的節點上的獨立芯片中。這是AMD在其3D V-Cache中所做的事情，盡管原因略有不同。另一種方法是使用替代內存技術，如eDRAM或FeRAM作為緩存，盡管后者有自己的特點。
無論如何，在3nm及以上使用基于FinFET的節點減緩SRAM縮放速度似乎是未來幾年芯片設計人員面臨的主要挑戰。
更多信息可以來這里獲取==>>電子技術應用-AET<<
