C-R型多通道10 bit SAR-ADC設計
2022年電子技術應用第7期
鄧玉清1，牛洪軍2
1.中科芯集成電路有限公司，江蘇 無錫214035；2.無錫翼盟電子科技有限公司，江蘇 無錫214035
摘要： 采用0.13 μm工藝，設計并實現了一款單端CR型分級的10 bit SAR-ADC。在設計中，CR型分級的采用顯著降低了芯片面積，高5位的溫度計碼控制有效消除時鐘潰通等誤差，自舉開關的設計提高了采樣精度，前置放大器的高精度靜態比較器有效降低失調、提升了轉換精度。設計的ADC內核尺寸為580 μm×290 μm，后仿真結果顯示，在采樣率1 MS/s下，輸入正弦信號200 kHz時，ENOB可達9.5位，EO=1 LSB。
中圖分類號： TN432
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212235
中文引用格式： 鄧玉清，牛洪軍. C-R型多通道10 bit SAR-ADC設計[J].電子技術應用，2022，48(7)：44-48.
英文引用格式： Deng Yuqing，Niu Hongjun. A design of 10 bit C-R multi-channel SAR-ADC[J]. Application of Electronic Technique，2022，48(7)：44-48.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212235
中文引用格式： 鄧玉清，牛洪軍. C-R型多通道10 bit SAR-ADC設計[J].電子技術應用，2022，48(7)：44-48.
英文引用格式： Deng Yuqing，Niu Hongjun. A design of 10 bit C-R multi-channel SAR-ADC[J]. Application of Electronic Technique，2022，48(7)：44-48.
A design of 10 bit C-R multi-channel SAR-ADC
Deng Yuqing1，Niu Hongjun2
1.China Key System & Integrated Circuit Co.，Ltd.，Wuxi 214035，China； 2.Wuxi Imeng Electronic Technology Co.，Ltd.，Wuxi 214035，China
Abstract： This paper presents a design and implementation of a multi 10-bit successive approximation register anglog-to-digital converter(ADC) with a 0.13 μm technology. A C-R DAC optimization technique is utilized in proposed design to reduce the area of ADC. Using thermometer codes to reduces harmonic distortions due to clock feedthrough. Using bootstrapped switch to improve sampling accuracy. The comparator is designed using static architecture with preamplifiers to eliminate offset. The chip is 580 μm×290 μm. The post simulation show that with an sampling ratio of 1 MS/s,200 kHz signal, the ENOB is 9.5 bit and EO=1 LSB.
Key words : analog-digital conversion；thermometer code；C-R successive approximation；static amplifier；bootstrap switch
0 引言
Flash A/D轉換器滿足高速高精度，可以實現GS/s的水平，主要用于軍工設計，例如雷達、衛星通信等[1]。ΣΔA/D轉換器滿足低速高精度，主要用于音頻領域。流水線A/D轉換器滿足高速高精度，可以實現500 MS/s水平，主要應用于高速儀表、視頻領域、網絡系統。積分型A/D轉換器滿足中等速度中等精度，主要用于低速儀表。逐次逼近ADC(SAR ADC)滿足中等速度中等精度，并且具有功耗低、面積小、復雜度低、易于集成SoC等優勢，被廣泛應用在數據采集、工業控制[1-2]。
提高轉換速率可以通過增加比較器個數、采用異步控制等，但往往伴隨功耗和面積的更多開銷。隨著位數增加，傳統結構的DAC面積呈指數增加，可以改變分段結構來降低面積。為了降低失調，許多文章提到采用全差分結構配合混合切換[3]，然而相比單端結構會消耗更大的面積和功耗。在降低功耗上，有人通過采用動態比較器，但動態比較器帶來更大的失調，需要更為復雜的修調算法補償[4]。
綜上，本文采用CR分級、溫度計碼、自舉開關、前置放大技術克服如上提到的缺點。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000004585。
作者信息：
鄧玉清1，牛洪軍2
(1.中科芯集成電路有限公司，江蘇 無錫214035；2.無錫翼盟電子科技有限公司，江蘇 無錫214035)
此內容為AET網站原創，未經授權禁止轉載。