在干法刻蝕中，由于與氣體分子的碰撞和其他隨機熱效應，加速離子的軌跡是不均勻且不垂直的（圖1）。這會對刻蝕結果有所影響，因為晶圓上任何一點的刻蝕速率將根據大體積腔室可見的立體角和該角度范圍內的離子通量而變化。這些不均勻且特征相關的刻蝕速率使半導體工藝設計過程中刻蝕配方的研發愈發復雜。在本文中，我們將論述如何通過在SEMulator3D?中使用可視性刻蝕建模來彌補干法刻蝕這一方面的不足。
圖1a：中性氣體在腔室內隨機流動的二維展示。氣體的行進角度在圖中描繪的所有方向上均等分布（圖1a）。圖1b：顯示了帶正電的離子和一個帶負電的晶圓。離子會因電場而向下加速；然而，由于隨機熱效應和與其他離子或氣體分子的碰撞，完美垂直軌跡無法實現。角速度分布可以近似為高斯函數（圖1b）。
角相關刻蝕
確定材料刻蝕速率（ER）最簡單的方法是在實際刻蝕前后測量晶圓的材料厚度。在刻蝕過程中使用平面晶圓可確保局部區域內的所有位置具有相同的張角和離子通量，這將帶來可測量的統一刻蝕速率（圖2a）。由于不同的刻蝕角度和不斷變化的離子通量，在特征相關的刻蝕過程、例如溝槽和硬掩膜刻蝕中，確定該刻蝕速率是不可能的。SEMulator3D能夠使用其“多刻蝕”功能模擬此類刻蝕。該軟件可測量任意給定點的可見立體角并計算與該立體角范圍內離子通量成比例的常態刻蝕量（圖2c）。入射角的離子通量分布被假定為具有標準差的高斯分布。
圖2a：在平面晶圓表面，每個位置（A、B、C、D）完全暴露在腔室中（開口角為180°），并且接收各個方向的全部離子通量。圖2b：在凹坑和溝槽（E、F）底部，腔室視線內的角度范圍減小。刻蝕速率可以表示為角度范圍內的分布積分（垂直線之間曲線下的陰影區域）。
刻蝕配方剖析
給定刻蝕腔室設置（射頻功率和壓力設置）的離子角分散可以憑經驗用延時刻蝕樣品的掃描電鏡（SEM）圖像確定，隨后可以在SEMulator3D中模擬出虛擬腔室內的“虛擬”結構。虛擬實驗設計可以在此模型中運行——通過改變角分散，直到虛擬刻蝕建模結果與實際SEM圖像輪廓相匹配。圖3展示的是，在SEMulator3D中將刻蝕樣品的虛擬延時SEM與幾個不同厚度的模型進行了比較，顯示不同角分散值下的刻蝕形狀和深度。SEMulator3D中的厚度設置說明的是在大體積腔室具有完全可視性的區域內理論上最大的材料去除。該設置將與實際刻蝕腔室中樣品上的最大離子通量成比例。與實際刻蝕配方最匹配的模擬設置將在每個成比增加的厚度和時間上都具有與SEM圖像相匹配的模擬輪廓（3D模擬圖像）。開發與相應的實際刻蝕配方相匹配的模擬配方具有重大價值，它可用于預測樣品的刻蝕時間演變，并使工藝探索期間在其他應用和結構中使用虛擬刻蝕模型成為可能。
圖3：模擬實驗設計與延時SEM的比較。模擬實驗設計使用了恒定刻蝕量和不同的角分散（高斯分布的標準差），進行模擬并顯示增量材料刪除步驟失效。右側的直方圖說明了角度分布與軟件中數值設置的相關性（不按比例）。刻蝕工藝的實際角分散是通過找到與刻蝕輪廓最匹配的模擬實驗設計結果來確定的。
使用剖面配方優化 SADP 樣品
作為SEMulator3D中可視性刻蝕的示例，我們將使用剖面的二氧化硅 （SiO2）和氮化硅 （SiN） 刻蝕工藝模型來確定確保SADP柱孔關鍵尺寸的均勻性所需的最佳原子層沉積 （ALD） 厚度（見圖4）。該樣品由50nm SiN層和100nm高的碳芯軸組成，芯軸直徑20nm，水平間距80nm。最終目標是使用SADP創建一個40nm間距的孔陣列。此剖面SiN / SiO2刻蝕的角分散為0.08，對所有異物的選擇比為0.3。使用ALD形成的孔不對稱形狀呈現為帶有圓形開口的菱形，與在芯軸上形成的圓柱形孔形成對比。由于此菱形孔的大小可以通過ALD進行調整，我們需要確定ALD的臨界厚度，刻蝕過程中這一厚度的ALD下進入此菱形孔區域的離子總量與進入圓柱區域的離子總量相等，這將帶來相等的刻蝕深度和形狀。
圖4：孔陣列上的菱形SADP，芯軸直徑20nm，水平間距80nm。處于擴張的向外沉積形成了孔，這些孔又形成菱形并具有圓形開口。使用剖面SiO2刻蝕，可以探索不同ALD厚度刻蝕孔的形狀。
SEMulator3D中可以通過ALD厚度實驗設計確定這一最佳厚度。該模擬的結果如圖5所示，刻蝕自上而下的形狀和底部橫截面也可見。隨著ALD厚度的增加，SiN /基底界面處的孔形狀從方形變為圓形，并且逐漸變小。在足夠的ALD厚度下，菱形孔的尖端可視度有限，這會導致較低的刻蝕速率且刻蝕保持圓形。在23.5nm的ALD厚度下得到了此次剖面SiO2和SiN刻蝕工藝最均勻的孔形狀。
結論
SEMulator3D中可視刻蝕特征提供了一種模擬與現實刻蝕腔室接近的刻蝕速率的方法。SEMulator3D可視性刻蝕設置，例如角分散和選擇比，可以與延時SEM圖像進行比較，以驗證工藝模型。之后，該工藝模型可以用來探索刻蝕配方變化對不同結構和不同刻蝕次數的影響，免去實際晶圓制造和測試的時間和成本。
