多通道低相噪同步頻率源設(shè)計
2021年電子技術(shù)應(yīng)用第3期
胥 偉，潘明海，張艷睛
南京航空航天大學(xué) 電子信息工程學(xué)院，江蘇 南京211106
摘要： 針對數(shù)字射頻存儲器(Digital Radio Frequency Memory，DRFM)系統(tǒng)在進行對外部輸入信號采集時，對高穩(wěn)頻率源需求問題，提出了一種基于兩級鎖相環(huán)的多通道低相噪同步頻率源設(shè)計方法，實現(xiàn)了6路在2.26～2 600 MHz范圍內(nèi)任意頻率信號輸出。通過線性疊加的方法，理論分析了鎖相環(huán)中相位噪聲的模型，并根據(jù)相位噪聲的來源進行優(yōu)化設(shè)計。最后對頻率源電路雜散和相位噪聲進行測試，測試結(jié)果表明該頻率源電路輸出1.25 GHz頻率時的雜散抑制優(yōu)于-60 dBc，相位噪聲抑制優(yōu)于-104.91 dBc/Hz@500kHz。
中圖分類號： TN95
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200921
中文引用格式： 胥偉，潘明海，張艷睛. 多通道低相噪同步頻率源設(shè)計[J].電子技術(shù)應(yīng)用，2021，47(3)：97-101，114.
英文引用格式： Xu Wei，Pan Minghai，Zhang Yanjing. Design of multi-channel low phase noise synchronous frequency source[J]. Application of Electronic Technique，2021，47(3)：97-101，114.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200921
中文引用格式： 胥偉，潘明海，張艷睛. 多通道低相噪同步頻率源設(shè)計[J].電子技術(shù)應(yīng)用，2021，47(3)：97-101，114.
英文引用格式： Xu Wei，Pan Minghai，Zhang Yanjing. Design of multi-channel low phase noise synchronous frequency source[J]. Application of Electronic Technique，2021，47(3)：97-101，114.
Design of multi-channel low phase noise synchronous frequency source
Xu Wei，Pan Minghai，Zhang Yanjing
School of Electronic Information Engineering，Nanjing University of Aeronautics and Astronautics，Nanjing 211106，China
Abstract： In order to meet the requirement of high stability frequency source when DRFM(Digital Radio Frequency Memory) system collects external input signals, a design method of multi-channel, low phase noise synchronous frequency source based on two-stage PLL is proposed in this paper. Six channels of arbitrary frequency signal output in the range of 2.26～2 600 MHz are realized. Through the method of linear superposition, the phase noise model of PLL is analyzed theoretically, and the optimal design is carried out according to the source of phase noise. Finally, the spurious and phase noise of the frequency source circuit are tested. The test results show that the spurious suppression is better than -60 dBc and the phase noise suppression is better than-104.91 dBc/Hz@500kHz when the frequency source circuit outputs 1.25 GHz frequency.
Key words : frequency source；phase locked loop；phase noise；spurious
0 引言
DRFM系統(tǒng)在產(chǎn)生雷達欺騙干擾回波時，需要一個高穩(wěn)定度的頻率源信號用于對外部輸入信號的采集與重構(gòu)。作為DRFM系統(tǒng)關(guān)鍵技術(shù)之一，頻率源一旦出現(xiàn)偏差，整個系統(tǒng)將無法正常工作。當前，最主要的頻率源產(chǎn)生技術(shù)包括直接數(shù)字合成[1-2]以及鎖相環(huán)頻率合成[3-4]，直接數(shù)字合成技術(shù)一般結(jié)構(gòu)相對復(fù)雜，且很容易輸出較高的雜散[5]，而鎖相環(huán)技術(shù)相對已比較成熟，且在設(shè)計時會考慮加入環(huán)路濾波器，因此能有效地過濾相位噪聲。此外，鎖相環(huán)技術(shù)頻率源電路的結(jié)構(gòu)較為簡單，且能輸出低相噪、高穩(wěn)定度的頻率信號[6]。本文將采用鎖相環(huán)頻率合成技術(shù)進行設(shè)計。
本文詳細內(nèi)容請下載：http://www.jysgc.com/resource/share/2000003446
作者信息：
胥 偉，潘明海，張艷睛
(南京航空航天大學(xué) 電子信息工程學(xué)院，江蘇 南京211106)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。