FinFET在22nm節點的首次商業化為晶體管——芯片“大腦”內的微型開關——制造帶來了顛覆性變革。與此前的平面晶體管相比，與柵極三面接觸的“鰭”所形成的通道更容易控制。但是，隨著3nm和5nm技術節點面臨的難題不斷累積，FinFET的效用已經趨于極限。

晶體管縮放的難題

在每個技術節點，設備制造商可以通過縮小晶體管的方法來降低器件面積、成本和功耗并實現性能提升，這種方式也稱為PPAC（功率、性能、面積、成本）縮放。然而，進一步減小FinFET的尺寸卻會限制驅動電流和靜電控制能力。

在平面晶體管中，可以通過增加通道寬度來驅動更多電流并提升接通與斷開的速度。然而，隨著CMOS設計的發展，標準單元的軌道高度不斷降低，這就導致“鰭”的尺寸受到限制，而基于5nm以下節點制造的單鰭器件將會無法提供足夠的驅動電流。

此外，雖然“鰭”的三面均受柵極控制，但仍有一側是不受控的。隨著柵極長度的縮短，短溝道效應就會更明顯，也會有更多電流通過器件底部無接觸的部分泄露。因此，更小尺寸的器件就會無法滿足功耗和性能要求。

用納米薄片代替鰭片

全包圍柵極(GAA)是一種經過改良的晶體管結構，其中通道的所有面都與柵極接觸，這樣就可以實現連續縮放。采用這種結構的晶體管就被稱為全包圍柵極(GAA)晶體管，目前已經出現多種該類晶體管的變體。

早期的GAA器件使用垂直堆疊納米薄片的方法，即將水平放置的薄片相互分開地置入柵極之中。相對于FinFET，這種方法下的通道更容易控制。而且不同于FinFET必須并排多個鰭片才能提高電流，GAA晶體管只需多垂直堆疊幾個納米薄片并讓柵極包裹通道就能夠獲得更強的載流能力。這樣，只需要縮放這些納米薄片就可以調整獲得滿足特定性能要求的晶體管尺寸。

然而，和鰭片一樣，隨著技術進步和特征尺寸持續降低，薄片的寬度和間隔也會不斷縮減。當薄片寬度達到和厚度幾乎相等的程度時，這些納米薄片看起來會更像“納米線”。

制造方面的挑戰

盡管納米薄片的概念很簡單，但它卻給實際制造帶來了諸多新挑戰，其中有些制造難題源于結構制成，其他則與滿足PPAC縮放目標所需的新材料有關。

具體而言，在構建方面的主要挑戰源于結構的復雜性。要制造GAA晶體管首先需要用Si和SiGe外延層交替構成超晶格并用其作為納米薄片結構的基礎，之后則需要將電介質隔離層沉入內部（用于保護源極/漏極和確定柵極寬度）并通過刻蝕去除通道的犧牲層。去除犧牲層之后留下的空間，包括納米片之間的空間，都需要用電介質和金屬構成的柵極填補。今后的柵極很可能要使用新的金屬材料，其中鈷已經進入評估階段；釕、鉬、鎳和各種合金也已被制造商納入考慮范圍之內。

持續的進步

GAA晶體管終將取代FinFET，其中的納米薄片也會逐漸發展成納米線。而GAA結構應該能夠適用于當前已經納入規劃的所有先進工藝節點。

從最早的平面結構開始，晶體管架構已經取得了長足的進步并有效推動了智能互聯的大發展，這一切都是早期的行業先驅們所難以想象的。隨著全包圍柵極晶體管的出現，我們也熱切期待它能為世界帶來更令人驚嘆的終端用戶設備和功能。