美日韩黄色大片,69视频在线观看,成年人在线看

基于CHIP ID的FPGA加密算法設計與實現

2020年電子技術應用第11期

陳小宇，葉佳棟

華中師范大學物理科學與技術學院，湖北武漢430079

摘要： 針對FPGA芯片上電配置數據容易被竊取的問題，提出了一種基于CHIP ID的加密算法。CHIP ID是Altera公司Cyclone V系列FPGA，出廠就帶有的唯一ID，調用IP核就可以讀出每個芯片的ID。此ID可以根據開發者的需求加入個性化加密算法并與指定FPGA結合起來，生成配置比特流文件。主程序運行自定義加密算法計算出一個加密值，將加密值與預存的匹配值進行對比，判斷程序是否正常運行。結果表明使用CHIP ID加密的方法具有穩定高效、簡單可靠和資源占用少等優點。

關鍵詞： CHIPID FPGA實現加密

中圖分類號： TN409
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200419
中文引用格式： 陳小宇，葉佳棟. 基于CHIP ID的FPGA加密算法設計與實現[J].電子技術應用，2020，46(11)：100-103.
英文引用格式： Chen Xiaoyu，Ye Jiadong. Design and implementation of FPGA encryption algorithm based on CHIP ID[J]. Application of Electronic Technique，2020，46(11)：100-103.

Design and implementation of FPGA encryption algorithm based on CHIP ID

Chen Xiaoyu，Ye Jiadong

College of Physical Science and Technology，Central China Normal University，Wuhan 430079，China

Abstract： Aiming at the problem that FPGA chip power-on configuration data is easily stolen, an encryption algorithm based on CHIP ID is proposed. CHIP ID is the unique ID that comes with Altera′s Cyclone V series FPGAs.Each CHIP ID can be read by calling the IP core, this ID can be added to the personalized encryption algorithm according to the needs of developers and combined with the specified FPGA to generate configuration bitstream files. The main program runs a custom encryption algorithm to calculate an encrypted value, compares the encrypted value with the pre-stored matching value, and judges whether the program is running normally.The results show that the method using CHIP ID hardware encryption has the advantages of high-stability, high-efficiency, high-reliability, and less resource occupation.

Key words : CHIP ID；FPGA implementation；encryption

0 引言

近年來，現場可編程門陣列(Field Programmable Gate Array，FPGA)憑借著它卓越的性能、靈活方便的可升級特性得到了廣泛的應用。大部分FPGA器件采用了查找表(Look Up Table，LUT)結構，其物理結構是靜態隨機存取存儲器(Static Random-Access Memory，SRAM)^[1]，它要求每次上電重新對FPGA進行配置，二進制配置文件從外部存儲器加載到內部SRAM中運行，這就使得監視配置的位數據流成為可能^[2]。因此必須加上保密技術保護開發者的知識產權。

主流的FPGA加密策略有外置安全輔助芯片法、內置密鑰法和DEVICE ID與比特流封裝法三種^[3]。外置安全輔助芯片法通過將FPGA與外置安全輔助芯片相結合，同時在各自內部產生隨機密鑰并進行安全哈希算法計算，在FPGA內部進行匹配校驗完成加密^[4]。安全芯片一般是CPU或者專用芯片等，此類方法對讀寫時序和寄存器配置要求嚴格，對開發者水平要求較高^[5]。內置密鑰法原理是利用FPGA內置密鑰與高級加密標準(Advanced Encryption Standard，AES)的方式對配置數據比特流加密，一般是高端FPGA芯片采用的方法。這種加密方法加密效果好但對成本敏感的應用場合來說不太合適^[6]。DEVICE ID與比特流封裝法是將每個FPGA帶有的唯一ID與設計關聯起來，設計者可以加入自定義算法，實現加密過程。此加密方法對Xilinx和Altera公司的多數FPGA都適用，區別在于它們對于DEVICE ID的命名不同，Xilinx和Altera的命名分別為DEVICE DNA和CHIP ID。DEVICE ID與比特流封裝法具有使用移植簡單、占用資源少和適用性廣的特點。

本文針對當前電子設備的發展現狀，以Altera公司的FPGA為例，設計了一種基于CHIP ID的加密方式。為優化系統結構，節省邏輯資源，本文采用了硬件電路和邏輯控制的設計方式，同時結合自定義加密方法，實現了對FPGA加密的過程。

本文詳細內容請下載:http://www.jysgc.com/resource/share/2000003066

作者信息:

陳小宇，葉佳棟

(華中師范大學物理科學與技術學院，湖北武漢430079)

原創聲明：此內容為AET網站原創，未經授權禁止轉載。

相關內容