《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 電子元件 > 設(shè)計(jì)應(yīng)用 > 基于硬件仿真器的PCIe接口驗(yàn)證方法的研究和實(shí)現(xiàn)
基于硬件仿真器的PCIe接口驗(yàn)證方法的研究和實(shí)現(xiàn)
2020年電子技術(shù)應(yīng)用第8期
郝 強(qiáng)
上海高性能集成電路設(shè)計(jì)中心，上海201204
摘要： PCIe接口是System on Chip (SoC）芯片上使用非常廣泛的一種高速接口。因此，在SoC芯片的Register Transfer Level(RTL)級(jí)設(shè)計(jì)開(kāi)發(fā)階段，對(duì)PCIe接口設(shè)計(jì)的驗(yàn)證顯得尤為重要，需要通過(guò)不同的驗(yàn)證平臺(tái)保證PCIe接口設(shè)計(jì)的功能正確性和性能穩(wěn)定性。對(duì)基于Cadence 硬件仿真器創(chuàng)建的PCIe接口驗(yàn)證平臺(tái)的方法進(jìn)行研究，并在某款SoC芯片上實(shí)現(xiàn)了該驗(yàn)證流程。實(shí)踐表明，使用該方法能夠較快速地構(gòu)建驗(yàn)證平臺(tái)，提供較高的仿真測(cè)試性能，同時(shí)支持多種調(diào)試手段，有效地完成驗(yàn)證目標(biāo)。
中圖分類號(hào)： TN47
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.209806
中文引用格式： 郝強(qiáng). 基于硬件仿真器的PCIe接口驗(yàn)證方法的研究和實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2020，46(8)：77-79.
英文引用格式： Hao Qiang. Research and implementation of verification method for PCIe interface based on emulator[J]. Application of Electronic Technique，2020，46(8)：77-79.
Research and implementation of verification method for PCIe interface based on emulator
Hao Qiang
Shanghai Hi-Performance IC Design Center，Shanghai 201204，China
Abstract： The PCIe interface is a kind of high-speed interface widely used on system on chip(SoC). In the register transfer level(RTL) design and development stage of the SoC, it is particularly important to verify the design of the PCIe interface. Different verification platforms are needed to ensure the functional correctness and performance stability of the design. This paper focuses on the method of PCIe interface verification platform based on Cadence emulator, and realizes the verification method with a chip. The practice shows that this method can quickly build the verification platform, provide high emulation performance, support a variety of debugging methods, and effectively complete the verification objectives.
Key words : emulation；PCIe；integrated circuit verification

0 引言

    隨著集成電路設(shè)計(jì)技術(shù)的不斷發(fā)展，SoC芯片的功能和性能得到極大的豐富和提升。其中，總線技術(shù)的發(fā)展起著重大的推動(dòng)作用。PCIe總線作為系統(tǒng)總線的延伸，使得SoC芯片可以與外部高速設(shè)備相連，能夠完成多種應(yīng)用功能擴(kuò)展[1]。因此，PCIe總線接口成為SoC芯片設(shè)計(jì)中最為常用的外設(shè)接口之一。然而，PCIe總線協(xié)議相較于一般慢速的總線協(xié)議更為復(fù)雜，這就給PCIe接口設(shè)計(jì)的正確性帶了挑戰(zhàn)。為此，一般會(huì)尋求多種驗(yàn)證方法和手段來(lái)力求全面地保證PCIe接口設(shè)計(jì)的正確性。綜合驗(yàn)證平臺(tái)的高效性和驗(yàn)證場(chǎng)景的多樣性考慮，采用基于Cadence硬件仿真器平臺(tái)的PCIe接口的驗(yàn)證方法突出了開(kāi)發(fā)周期短、運(yùn)行速度快以及調(diào)試手段多的優(yōu)勢(shì)，日益成為PCIe接口設(shè)計(jì)驗(yàn)證最為重要的驗(yàn)證方法之一。本文描述了基于Cadence硬件仿真器對(duì)某款SoC芯片的PCIe接口設(shè)計(jì)進(jìn)行驗(yàn)證的實(shí)現(xiàn)方法和驗(yàn)證環(huán)境的創(chuàng)建流程，用以滿足該設(shè)計(jì)的驗(yàn)證需求。




本文詳細(xì)內(nèi)容請(qǐng)下載:http://www.jysgc.com/resource/share/2000002953




作者信息：

郝  強(qiáng)

(上海高性能集成電路設(shè)計(jì)中心，上海201204)

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。
主站蜘蛛池模板： 欧美日韩在线观看免费| 91av在线免费视频| 日本高清乱理伦片中文字幕啊| 人妻少妇久久中文字幕| 色噜噜狠狠狠狠色综合久| 国产精品久久久久999| a在线视频免费观看| 无码人妻精品一区二区三区不卡| 亚洲伊人久久大香线蕉啊| 男爵夫人的调教| 四虎影在线永久免费四虎地址8848aa| 五月婷婷中文字幕| 在线精品日韩一区二区三区| 中日韩精品无码一区二区三区 | 黑人巨茎大战欧美白妇| 在线看三级aaa| 一级中文字幕乱码免费| 日本道色综合久久影院| 亚洲乱人伦精品图片| 狠狠精品干练久久久无码中文字幕 | 九月婷婷人人澡人人添人人爽| 波多野结衣视频网| 午夜精品久久久久久久久| 被合租粗糙室友到哭| 国产精品一区二区av| 97久久国产亚洲精品超碰热 | 国产欧美日韩另类精彩视频| 97色精品视频在线观看| 小仙女app2021版最新| 中文字幕在线日韩| 日本精品久久久久中文字幕| 五月婷婷伊人网| 欧美大片AAAAA免费观看| 亚洲福利精品一区二区三区| 真实子伦视频不卡| 北条麻妃中文字幕免观在线| 被公侵犯肉体中文字幕电影| 国产女人爽的流水毛片| 12至16末成年毛片| 国产色无码专区在线观看| av片在线播放|