文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.191207
中文引用格式： 呂文發(fā). 一種基于CPLD的通用時(shí)統(tǒng)信號(hào)板的研制[J].電子技術(shù)應(yīng)用，2020，46(3)：61-65.
英文引用格式： Lv Wenfa. The development of universal time series signal board base on CPLD[J]. Application of Electronic Technique，2020，46(3)：61-65.
0 引言
在火控系統(tǒng)中，各設(shè)備分機(jī)節(jié)點(diǎn)之間需要進(jìn)行大量的數(shù)據(jù)交換，系統(tǒng)內(nèi)某個(gè)分機(jī)需要在特定時(shí)刻接收外部的數(shù)據(jù)，并進(jìn)行數(shù)據(jù)解算，在特定的時(shí)刻將解算后的數(shù)據(jù)發(fā)給系統(tǒng)內(nèi)其他分機(jī)，從而完成某些特定的功能，要求系統(tǒng)內(nèi)各分機(jī)在特定時(shí)刻發(fā)送或接收的每個(gè)數(shù)據(jù)包均被對(duì)方在特定的時(shí)刻接收或發(fā)送，因此系統(tǒng)需要對(duì)各分機(jī)接收或發(fā)送數(shù)據(jù)的時(shí)刻進(jìn)行統(tǒng)一，具體的實(shí)現(xiàn)方法是系統(tǒng)向各分設(shè)備發(fā)送統(tǒng)一的時(shí)間間隔脈沖信號(hào)(即：時(shí)統(tǒng)信號(hào))，各分機(jī)采用總線中斷方式響應(yīng)時(shí)統(tǒng)信號(hào)，完成相應(yīng)的收發(fā)數(shù)據(jù)操作。因此要求時(shí)統(tǒng)信號(hào)具有較高的精度和可靠度，并具備較強(qiáng)的抗干擾能力。
時(shí)統(tǒng)信號(hào)作為一種非常重要的“心跳”信號(hào)在火控系統(tǒng)中發(fā)揮重要作用，為了實(shí)現(xiàn)本系統(tǒng)和上級(jí)系統(tǒng)之間的數(shù)據(jù)收發(fā)時(shí)刻同步，還需要本系統(tǒng)的時(shí)統(tǒng)信號(hào)和上級(jí)時(shí)統(tǒng)信號(hào)(一般是1 pps秒脈沖信號(hào))完全同步，以達(dá)到整個(gè)大系統(tǒng)的時(shí)統(tǒng)信號(hào)完全同步的目的。傳統(tǒng)的時(shí)統(tǒng)信號(hào)是用數(shù)十個(gè)二進(jìn)制計(jì)數(shù)器IC對(duì)晶體時(shí)鐘源進(jìn)行計(jì)數(shù)分頻和邏輯組合，從而產(chǎn)生不同周期的脈沖信號(hào)，要實(shí)現(xiàn)本系統(tǒng)的時(shí)統(tǒng)信號(hào)(一般是20 ms)與上級(jí)系統(tǒng)的1 pps秒脈沖信號(hào)需要大量的計(jì)算器IC，電路非常復(fù)雜，占用的PCB板面積大，且電路一旦確定，就無(wú)法對(duì)時(shí)統(tǒng)信號(hào)的脈沖寬度、脈沖周期、脈沖時(shí)延等參數(shù)進(jìn)行二次修改，采用傳統(tǒng)的計(jì)數(shù)器IC方法具有很強(qiáng)的局限性，電路復(fù)雜，修改困難，占用板幅空間大，通用性差。
采用復(fù)雜可編程邏輯器件CPLD可容易解決內(nèi)、外時(shí)統(tǒng)時(shí)序同步、脈沖寬度可調(diào)、周期可變及多路同步分發(fā)等問(wèn)題，具有電路簡(jiǎn)單、編程靈活、控制精度高、周期準(zhǔn)、可靠性高等特點(diǎn)。
1 組成
為滿足不同系統(tǒng)的不同要求，需要一塊通用的時(shí)統(tǒng)信號(hào)板來(lái)完成不同的功能，該時(shí)統(tǒng)信號(hào)板應(yīng)具備以下幾方面功能：
(1)能接收、產(chǎn)生統(tǒng)一的時(shí)統(tǒng)信號(hào)，并將該信號(hào)轉(zhuǎn)發(fā)給系統(tǒng)各分機(jī)設(shè)備；
(2)具有時(shí)序延遲功能，能將某一路時(shí)統(tǒng)信號(hào)在時(shí)序上延遲一定時(shí)間(相對(duì)時(shí)間間隔)后提供給各分機(jī)設(shè)備；
(3)具有脈寬調(diào)整功能，能調(diào)整時(shí)統(tǒng)信號(hào)的脈沖寬度；
(4)能自動(dòng)檢測(cè)和同步外時(shí)統(tǒng)秒脈沖(1 pps)信號(hào)，如果有秒脈沖信號(hào)，則產(chǎn)生以秒脈沖信號(hào)同步的不同周期的時(shí)統(tǒng)信號(hào)。
通用時(shí)統(tǒng)信號(hào)板由時(shí)統(tǒng)檢測(cè)模塊、外時(shí)統(tǒng)同步及時(shí)序延時(shí)模塊、時(shí)統(tǒng)分發(fā)模塊及差分發(fā)送模塊組成。組成原理見圖1。
2 外時(shí)統(tǒng)信號(hào)檢測(cè)
在火控系統(tǒng)中，外時(shí)統(tǒng)信號(hào)一般為上級(jí)系統(tǒng)給火控系統(tǒng)下發(fā)的RS422A差分秒脈沖信號(hào)，周期1 s，脈沖寬度一般為10 ms～50 ms之間，采用屏蔽雙絞線傳輸，為了實(shí)現(xiàn)火控系統(tǒng)和上級(jí)系統(tǒng)的時(shí)統(tǒng)信號(hào)時(shí)序同步，便于火控系統(tǒng)接收上級(jí)系統(tǒng)的戰(zhàn)術(shù)數(shù)據(jù)，因而火控系統(tǒng)需要對(duì)上級(jí)系統(tǒng)下發(fā)的秒脈沖信號(hào)進(jìn)行檢測(cè)、接收處理。
外時(shí)統(tǒng)信號(hào)檢測(cè)有兩種檢測(cè)方法，即：?jiǎn)畏€(wěn)IC硬件檢測(cè)和CPLD時(shí)序邏輯檢測(cè)。
2.1 外時(shí)統(tǒng)信號(hào)接收
外時(shí)統(tǒng)信號(hào)一般為符合RS422差分特性的脈沖信號(hào)，為消除脈沖信號(hào)在長(zhǎng)線傳輸中形成的噪聲及反射干擾信號(hào)，需要在電路接收端加接終端負(fù)載電阻(Rt)，終端負(fù)載電阻的阻值約等于傳輸電纜的阻抗，同時(shí)負(fù)載電阻還起到取樣電阻的作用，它將發(fā)送器的電流輸出轉(zhuǎn)變?yōu)殡妷盒盘?hào)，通常情況下，Rt取100 Ω～120 Ω，為提高電路的抗干擾能力和可靠性，降低長(zhǎng)距離傳輸帶來(lái)的信號(hào)干擾，電路中R1、R3為上拉偏置電阻，R2為下拉偏置電阻(一般取2.2 kΩ)，V1、V2為TVS瞬變抑制二極管，其電路原理見圖2。
2.2 單穩(wěn)IC硬件檢測(cè)
硬件檢測(cè)主要是利用單穩(wěn)態(tài)輸出集成電路54LS123作為檢測(cè)芯片，檢測(cè)外時(shí)統(tǒng)信號(hào)，工作原理為：當(dāng)輸入端輸入一個(gè)脈沖信號(hào)(上升沿觸發(fā))時(shí)，利用芯片配置的定時(shí)電阻(Rt)、電容(Cext)自動(dòng)調(diào)整該脈沖的脈沖寬度，輸出端輸出一個(gè)和輸入信號(hào)上升沿同步的大脈沖寬度(tw)信號(hào)，脈沖寬度可以通過(guò)設(shè)置定時(shí)電阻(Rt)、電容(Cext)的大小來(lái)確定，當(dāng)外時(shí)統(tǒng)脈沖周期小于設(shè)定的脈沖寬度（為了提高可靠性，一般取檢測(cè)脈沖周期的1.5倍）時(shí)，芯片輸出為一個(gè)穩(wěn)態(tài)的高電平“1”，若外時(shí)統(tǒng)中斷，則輸出端會(huì)延遲0.5個(gè)時(shí)鐘周期（外時(shí)統(tǒng)）后輸出穩(wěn)態(tài)的低電平“0”，從而實(shí)現(xiàn)對(duì)外時(shí)統(tǒng)脈沖信號(hào)的檢測(cè)。
根據(jù)單穩(wěn)態(tài)工作原理，只要芯片輸出的脈沖寬度大于1個(gè)輸入脈沖(外時(shí)統(tǒng)周期)的周期，就能實(shí)現(xiàn)對(duì)外時(shí)統(tǒng)的檢測(cè)，當(dāng)Cext>1 000 pF時(shí)，其定時(shí)電阻的大小可以根據(jù)以下公式計(jì)算：
為了提高檢測(cè)的可靠性，一般tw取1.5個(gè)外時(shí)統(tǒng)周期T，假定外時(shí)統(tǒng)脈沖周期T=1 s，Cext＝22 μF，則由式(2)得：
只需選擇一只15 kΩ電阻，匹配22 μF電容，就能實(shí)現(xiàn)對(duì)1 s脈沖信號(hào)的檢測(cè)，其電路原理見圖3。
2.3 CPLD邏輯編程檢測(cè)
利用可編程邏輯器件(CPLD)通過(guò)邏輯編程來(lái)實(shí)現(xiàn)，邏輯模塊由時(shí)鐘倍頻器(2clk)、D觸發(fā)器、脈沖發(fā)生器(mccs)3個(gè)子模塊組成，當(dāng)有外時(shí)統(tǒng)信號(hào)輸入時(shí)(WST_INPUT)，模塊輸出端(JC_OUTPUT)輸出為高電平，當(dāng)外時(shí)統(tǒng)輸入信號(hào)中斷時(shí)，則輸出端將會(huì)延遲0.1～0.5個(gè)外時(shí)統(tǒng)周期后輸出低電平“0”。
假設(shè)需要檢測(cè)的外時(shí)統(tǒng)周期T為1 s，當(dāng)D觸發(fā)器輸入端檢測(cè)到外時(shí)統(tǒng)信號(hào)時(shí)(上升沿觸發(fā))，則輸出一個(gè)高電平“1”，將該信號(hào)作為脈沖發(fā)生器(mccs)的使能信號(hào)，同時(shí)將外時(shí)統(tǒng)信號(hào)經(jīng)時(shí)鐘倍頻器處理后作為脈沖發(fā)生器的“置數(shù)”信號(hào)，脈沖發(fā)生器的輸出信號(hào)作為D觸發(fā)器的輸入清零信號(hào)，在本地時(shí)鐘的驅(qū)動(dòng)下，脈沖發(fā)生器開始工作，只要脈沖發(fā)生器產(chǎn)生的觸發(fā)脈沖周期Tf大于外時(shí)統(tǒng)周期T，脈沖發(fā)生器不會(huì)產(chǎn)生觸發(fā)脈沖，D觸發(fā)器的輸出信號(hào)就能保持為高電平，否則，輸出為低電平，從而實(shí)現(xiàn)對(duì)外時(shí)統(tǒng)信號(hào)的檢測(cè)，電路圖見圖4。
3 外時(shí)統(tǒng)信號(hào)同步及延時(shí)
3.1 計(jì)算器分頻計(jì)算
采用計(jì)數(shù)分頻原理實(shí)現(xiàn)對(duì)脈沖信號(hào)進(jìn)行同步、調(diào)整周期、調(diào)整脈沖占空比等脈沖信號(hào)處理，其核心是采用二進(jìn)制計(jì)數(shù)器計(jì)算分頻，計(jì)算方法如下。由：
其中T為計(jì)數(shù)周期，n為計(jì)數(shù)器計(jì)數(shù)值，f為時(shí)鐘頻率。一般情況，本地時(shí)鐘頻率f=10 MHz，若需要產(chǎn)生20 ms的脈沖信號(hào)(即：T=20 ms)，則根據(jù)式(5)得：
n=fT=10 000 000×0.02=200 000
n=200 000，轉(zhuǎn)換成十六進(jìn)制為“30D40”，需5個(gè)16位二進(jìn)制計(jì)數(shù)器級(jí)聯(lián)后才能實(shí)現(xiàn)。
3.2 外時(shí)統(tǒng)同步延時(shí)
利用本地高精度時(shí)鐘將外時(shí)統(tǒng)脈沖信號(hào)的脈沖寬度調(diào)整為2個(gè)時(shí)鐘源周期，形成同步脈沖信號(hào)，該脈沖信號(hào)和原外時(shí)統(tǒng)脈沖信號(hào)在時(shí)序上完全一致，只是脈沖寬度不同而已。這樣將同步脈沖信號(hào)作為二進(jìn)制計(jì)數(shù)器(74LS163)的“LD”置數(shù)信號(hào)，并將計(jì)數(shù)器的進(jìn)位端(RCO)輸出信號(hào)反向后作為計(jì)數(shù)器的使能信號(hào)，這樣計(jì)數(shù)器工作后所產(chǎn)生的新的脈沖信號(hào)在時(shí)序上和原脈沖信號(hào)完全同步，同時(shí)可以通過(guò)計(jì)數(shù)器設(shè)置時(shí)序延遲時(shí)間，通過(guò)修改計(jì)數(shù)器的參數(shù)可實(shí)現(xiàn)不同時(shí)序間隔的延遲，其時(shí)序延遲誤差≤1.5個(gè)時(shí)鐘周期，如果板上的時(shí)鐘源頻率越高、越穩(wěn)定，那么時(shí)序延遲后的脈沖信號(hào)的誤差精度就越高，時(shí)序延遲原理見圖5，同步延時(shí)后的脈沖信號(hào)見圖6（圖中通道“1”信號(hào)為原脈沖信號(hào)，通道“2”信號(hào)為相對(duì)原脈沖信號(hào)時(shí)序延遲10 ms后脈沖信號(hào)）。
3.3 脈沖占空比調(diào)整
脈沖占空比（即：脈沖寬度）調(diào)整，利用本地高精度時(shí)鐘、二進(jìn)制計(jì)數(shù)器和D觸發(fā)器就能實(shí)現(xiàn)對(duì)脈沖信號(hào)的脈沖寬度調(diào)整，通過(guò)設(shè)置計(jì)數(shù)器的計(jì)數(shù)值就能實(shí)現(xiàn)不同脈沖的寬度，將脈沖信號(hào)輸入D觸發(fā)器的觸發(fā)端，將D觸發(fā)器的輸出端接入計(jì)數(shù)器的計(jì)數(shù)使能端，計(jì)數(shù)器的輸出端通過(guò)“非門”反向后接入D觸發(fā)器的清零端，這樣當(dāng)脈沖信號(hào)輸入D觸發(fā)器后，在D觸發(fā)器輸出端輸出的信號(hào)就是脈沖寬度調(diào)整后的脈沖，其時(shí)序和原脈沖信號(hào)完全同步，只是脈沖寬度發(fā)生變化，其原理圖見圖7，波形仿真見圖8。
圖8中，“MC-INPUT”為輸入的原始脈沖，“MC-OUTPUT”為脈沖寬度調(diào)整后的脈沖，其周期和頻率和原始脈沖完全一樣，“CLK”為本地高精度時(shí)鐘。
4 時(shí)統(tǒng)差分發(fā)送
在火控系統(tǒng)中，由于各分設(shè)備間隔相對(duì)較遠(yuǎn)，為了降低傳輸線路的干擾，確保信號(hào)可靠傳輸?shù)礁鞣謾C(jī)設(shè)備上，需要將信號(hào)轉(zhuǎn)換為符合RS422差分特性的脈沖信號(hào)，再采用雙絞差分傳輸電纜進(jìn)行長(zhǎng)線傳輸，為提高電路的抗干擾能力和可靠性，降低長(zhǎng)距離傳輸帶來(lái)的信號(hào)干擾，需在差分電路輸出端的“+”、“-”極上分別配置TVS瞬變抑制二極管，其電路見圖9。
5 誤差分析
采用單穩(wěn)IC硬件電路檢測(cè)外時(shí)統(tǒng)的檢測(cè)誤差主要由電阻Rt和電容Cext決定。為了提高檢測(cè)精度，可以根據(jù)外時(shí)統(tǒng)的周期，理論計(jì)算出電阻、電容的大小，但實(shí)際上很難找到和理論值相同的電阻、電容，同時(shí)，即使找到，由于電阻、電容和IC組合后的電路自身的物理特性，也很難保證單穩(wěn)輸出的脈沖寬度和理論值相同，采用此方法的檢測(cè)精度一般只能定位到毫秒級(jí)。
采用CPLD進(jìn)行組合邏輯編程檢測(cè)外時(shí)統(tǒng)的檢測(cè)誤差，只和本地晶體振蕩器(時(shí)鐘)的頻率有關(guān)，晶體振蕩器越大，周期越小，檢測(cè)誤差就越小，理論上檢測(cè)精度可以控制在1個(gè)時(shí)鐘周期內(nèi)，實(shí)際上考慮檢測(cè)外時(shí)統(tǒng)上升沿需要1個(gè)時(shí)鐘周期，計(jì)數(shù)器置數(shù)及進(jìn)位輸出均需要1個(gè)時(shí)鐘周期，檢測(cè)誤差能控制到2個(gè)本地時(shí)鐘周期內(nèi)，本地時(shí)鐘周期越小，誤差也就約小，其精度可以控制在納秒級(jí)。
綜合上述，采用單穩(wěn)IC硬件和CPLD組合邏輯兩種方法均能實(shí)現(xiàn)對(duì)外時(shí)統(tǒng)的檢測(cè)，兩種方法均需要事先確定檢測(cè)的外時(shí)統(tǒng)的周期，前者通過(guò)配置不同大小的電阻、電容來(lái)實(shí)現(xiàn)。后者通過(guò)CPLD邏輯編程實(shí)現(xiàn)，其檢測(cè)精度較前者高，針對(duì)檢測(cè)不同周期的外時(shí)統(tǒng)編程靈活，電路更改容易。
6 實(shí)現(xiàn)方法
6.1 CPLD的應(yīng)用
采用CPLD復(fù)雜可編程邏輯器件(EPM7512AEQI208-7)作為主控芯片，選用帶溫度補(bǔ)償?shù)木w振蕩器(TCXO)作為時(shí)鐘源，單穩(wěn)態(tài)觸發(fā)電路作為檢測(cè)外時(shí)統(tǒng)信號(hào)的控制電路，標(biāo)準(zhǔn)RS422差分接收、發(fā)送器作為收發(fā)電路，利于CPLD在線可編程優(yōu)點(diǎn)，可根據(jù)用戶的需求修改控制程序，接收或產(chǎn)生不同周期和脈沖寬度的的時(shí)統(tǒng)信號(hào)，具有良好的通用性，滿足不同系統(tǒng)對(duì)時(shí)統(tǒng)信號(hào)的要求。
6.2 TVS特性及應(yīng)用
瞬變電壓抑制器(Transient Voltage Suppression Diode)又稱瞬變電壓抑制二級(jí)管，簡(jiǎn)稱“TVS”器件，能“吸收”高達(dá)數(shù)千瓦的浪涌功率，當(dāng)TVS兩端經(jīng)受瞬間高能量沖擊時(shí)，它能以極高的速度把兩端間的阻抗值由高阻態(tài)變?yōu)榈妥钁B(tài)，吸收一個(gè)大電流，從而把它兩端間的電壓鉗位在一個(gè)預(yù)定的數(shù)值上，保護(hù)后面的電路元件不因瞬態(tài)高電壓的沖擊而損壞。
將瞬變電壓抑制二極管接到電路的電輸入和輸出線上，可防止瞬變電壓進(jìn)入，加強(qiáng)電路對(duì)外界干擾的抵抗能力，從而保證電路能正常工作，提高可靠性。
6.3 差分電路抗干擾技術(shù)
RS422差分信號(hào)通信線由兩根雙絞線組成，它是通過(guò)兩根通信線之間的電壓差的方式來(lái)傳遞信號(hào)，消除差模干擾的方法是在RS422差分電路的接收端增加一個(gè)偏置電阻(約100 Ω～120 Ω)，并采用雙絞屏蔽線，抑制共模干擾的方法除了在信號(hào)線與地線之間加TVS二極管外，還有以下幾方面的措施：
(1)采用屏蔽雙絞線并有效接地；
(2)電路板上每個(gè)IC要并接一個(gè)0.01 μF～0.1 μF高頻電容，以減小IC對(duì)電源的影響，注意高頻電容的布線，布線時(shí)避免90°折線，減少高頻噪聲發(fā)射；
(3)CPLD器件加5～10個(gè)0.01 μF～0.1 μF高頻電容和3～5個(gè)33 μF電容；
(4)注意晶振布線，用地線把時(shí)鐘區(qū)隔離起來(lái)，晶振外殼接地并固定；
(5)電路板合理分區(qū)，如強(qiáng)、弱信號(hào)，數(shù)字、模擬信號(hào)。盡可能把干擾源與敏感元件遠(yuǎn)離，用地線把數(shù)字區(qū)與模擬區(qū)隔離。
采用抗干擾技術(shù)前、后的脈沖信號(hào)波形見圖10。
7 結(jié)論
時(shí)統(tǒng)信號(hào)板作為一個(gè)重要的功能模塊在火控系統(tǒng)中廣泛應(yīng)用，它利用可編程邏輯器件CPLD的在線編程技術(shù)，通過(guò)在線修改控制程序，能靈活實(shí)現(xiàn)對(duì)不同周期的外時(shí)統(tǒng)檢測(cè)、脈沖寬度調(diào)整、多路分發(fā)、時(shí)序延時(shí)等功能，具有功能強(qiáng)、性能穩(wěn)定、可靠性高、抗干擾能力強(qiáng)等特點(diǎn)，能滿足不同系統(tǒng)對(duì)時(shí)統(tǒng)信號(hào)的要求，具有較強(qiáng)的通用性和實(shí)用性。
參考文獻(xiàn)
[1] 焦素敏.EDA應(yīng)用技術(shù)[M].北京：清華大學(xué)出版社，2005.
[2] 高仁璟，孫鵬，陳景.數(shù)字電子技術(shù)基礎(chǔ)與設(shè)計(jì)[M].大連：大連理工大學(xué)出版社，2004.
[3] 孫曉云.接口與通信技術(shù)原理與應(yīng)用[M].北京：中國(guó)電力出版社，2007.
[4] 張明，謝列敏.計(jì)算機(jī)測(cè)控技術(shù)[M].北京：國(guó)防工業(yè)出版社，2007.
[5] 李正軍.計(jì)算機(jī)測(cè)控系統(tǒng)設(shè)計(jì)與應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2004.
[6] 卞楠，馬聰.基于CPLD的光伏數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42(2)：68-70.
[7] 焦芳，張玥，嚴(yán)韞瑤，等.多時(shí)鐘域并行測(cè)試控制器的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42(9)：29-31，35.
[8] 王振，李建宏，張大松，等.基于FPGA的VPX時(shí)間統(tǒng)一系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2018，44(1)：65-67，71.
[9] 趙旸，梁步閣，楊德貴，等.多時(shí)鐘系統(tǒng)下跨時(shí)鐘域同步電路的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2018，44(2)：6-9.
作者信息:
呂文發(fā)
(中國(guó)船舶重工集團(tuán)公司 江蘇自動(dòng)化研究所，江蘇 連云港222006)