近日，清華大學微電子所、未來芯片技術高精尖創新中心錢鶴、吳華強教授團隊與合作者在《自然》在線發表了題為“Fully hardware-implemented memristor convolutional neural network”的研究論文，報道了基于憶阻器陣列芯片卷積網絡的完整硬件實現。

　　該存算一體系統在辦理卷積神經網絡（CNN）時能效比前沿的圖形辦理器芯片（GPU）高兩個數質級，可以說在一定程度上沖破了“馮諾依曼瓶頸”的限造：大幅提升算力的同時，實現了以更小的功耗和更低的硬件成本完成復雜的計算。

　　多個憶阻器陣列芯片協同工作示意圖。（圖自：清華新聞網，下同）

　　基于憶阻器芯片的存算一體系統

　　什么是憶阻器？

　　憶阻器，全稱記憶電阻器（Memristor），是繼電阻、電容、電感之后的第四種電路基本元件，表示磁通與電荷之間的關系，最早由加州大學伯克利分校教授蔡少棠在1971年預言存在，惠普公司在2008年研制成功。

　　簡單來說，這種組件的的電阻會隨著通過的電流量而改變，而且就算電流停止了，它的電阻仍然會停留在之前的值，直到接受到反向的電流它才會被推回去，等于說能“記住”之前的電流量。

　　這種奇妙的效果，其實和神經元突觸有相仿之處。再加上憶阻器還具有尺寸小、操作功耗低、可大規模集成（三維集成）等優點，難怪計算機科學家們在憶阻器身上看到了存算一體、低能耗類腦計算的前景。

　　人工神經網絡近年來大放異彩，如果用憶阻器連接成陣列，作為人工神經網絡的硬件，會有什么效果？

　　憶阻器陣列

　　當前國際上的相關研究還停留在簡單網絡結構的驗證，或者基于少量器件數據進行的仿真，基于憶阻器陣列的完整硬件實現仍然有很多挑戰：器件方面，制備高一致、可靠的多值憶阻器陣列仍是挑戰；系統方面，受憶阻器的阻變機理制約，器件固有的非理想特性（如器件間波動，器件電導卡滯，電導狀態漂移等）會導致計算準確率降低；架構方面，憶阻器陣列實現卷積功能需要以串行滑動的方式連續采樣、計算多個輸入塊，無法匹配全連接結構的計算效率。

　　錢鶴、吳華強教授團隊通過優化材料和器件結構，成功制備出了高性能的憶阻器陣列。2017年5月，該課題組就曾在《自然通訊》報告稱，首次實現了基于1024個氧化物憶阻器陣列的類腦計算，將氧化物憶阻器的集成規模提高了一個數量級。這使芯片更加高效地完成人臉識別計算任務，將能耗降低到原來的千分之一以下。

　　憶阻器神經網絡

　　為解決器件非理想特性造成的系統識別準確率下降問題，他們提出一種新型的混合訓練算法，僅需用較少的圖像樣本訓練神經網絡，并通過微調最后一層網絡的部分權重，使存算一體架構在手寫數字集上的識別準確率達到96.19%，與軟件的識別準確率相當。與此同時，提出了空間并行的機制，將相同卷積核編程到多組憶阻器陣列中，各組憶阻器陣列可并行處理不同的卷積輸入塊，提高并行度來加速卷積計算。

　　在此基礎上，該團隊搭建了全硬件構成的完整存算一體系統，在系統里集成了8個包括2048個憶阻器的陣列，以提高并行計算的效率，并在該系統上高效運行了卷積神經網絡算法，成功驗證了圖像識別功能，證明了存算一體架構全硬件實現的可行性。

　　存算一體系統架構

　　近年來，錢鶴、吳華強教授團隊長期致力于面向人工智能的存算一體技術研究，從器件性能優化、工藝集成、電路設計及架構與算法等多層次實現創新突破，先后在《自然通訊》（Nature Communications）、《自然電子》（Nature Electronics）、《先進材料》（Advanced Materials）等期刊以及國際電子器件會議 （IEDM）、國際固態半導體電路大會（ISSCC）等頂級學術會議上發表多篇論文。

　　團隊合影

　　清華大學微電子所吳華強教授是本論文的通訊作者，清華大學微電子所博士生姚鵬是第一作者。該研究工作得到了國家自然科學基金委、國家重點研發計劃、北京市科委、北京信息科學與技術國家研究中心及華為技術有限公司等支持。