IC產(chǎn)業(yè)的進步取決于IC制造商是否繼續(xù)提供更多先進節(jié)點的服務。

隨著主流CMOS工藝達到其理論，實踐和經(jīng)濟的極限，降低IC成本（基于每個功能或每個性能）比以往任何時候都更具挑戰(zhàn)性和挑戰(zhàn)性，這就驅(qū)使晶圓代工廠尋找更多的解決方法，不同于過往的工藝節(jié)點演進就是其中之一。IC Insights最新的報告指出，現(xiàn)在晶圓廠提供的面向邏輯芯片的工藝技術(shù)比以往任何時候都多。圖1列出了公司目前使用的幾種領(lǐng)先的高級邏輯技術(shù)。由此可見，主要節(jié)點之間推行衍生版本技術(shù)已成為常規(guī)事件。

下面我們來看一下目前主要晶圓廠的先進工藝進展：

英特爾：他們在2018年末推出了代號為“Coffee Lake-S”的第九代處理器。英特爾稱這些處理器是新一代產(chǎn)品，但它們看起來更像是第八代產(chǎn)品的增強。雖然細節(jié)很少，但這些處理器似乎是在一個增強版本的14nm ++工藝（是14nm +++？）上制造的。

資料顯示，英特爾將于2019年推動10nm工藝的大規(guī)模生產(chǎn)，首批使用這個工藝的產(chǎn)品將是2018年12月推出的“Sunny Cove”系列處理器。從目前看來，Sunny Cove架構(gòu)基本上取代了應該是原本計劃在2019年推出的10納米Cannon Lake架構(gòu)。預計到2020年，10nm +衍生工藝將進入批量生產(chǎn)階段。

臺積電：臺積電的10nm finFET工藝于2016年底投入批量生產(chǎn)，短短兩年間，他們已經(jīng)從10納米迅速發(fā)展至7納米。在臺積電看來，7nm產(chǎn)品將成為繼28nm和16nm之后的又一個長壽命節(jié)點。

先進工藝方面，臺積電5納米工藝正在開發(fā)中，預計將于2019年上半年進入風險試產(chǎn)階段，并于2020年進入量產(chǎn)。該工藝將使用EUV，但它不會是臺積電利用EUV技術(shù)的第一個工藝。根據(jù)臺積電規(guī)劃，他們將在7nm技術(shù)的改進版本N7 +工藝的關(guān)鍵層（四層）上使用EUV光刻機。但N5工藝將廣泛使用EUV（最多14層）。N7 +計劃于2019年第二季度開始批量生產(chǎn)。

三星：在2018年初，三星宣布開始批量生產(chǎn)名為0LPP（low power plus）的第二代10nm工藝。在2018年晚些時候，三星推出了名為10LPU（low power ultimate）的第三代10nm工藝，從另一個角度實現(xiàn)性能提升。與臺積電不同的是，三星在10nm工藝上使用三重圖案光刻技術(shù)，且三星認為其10納米工藝系列（包括8納米衍生產(chǎn)品）的生命周期將會很長。

三星的7nm技術(shù)于2018年10月投入風險試產(chǎn)。與臺積電不一樣，三星不再提供采用浸沒式光刻技術(shù)的7nm工藝，而是決定直接上馬EUV的。據(jù)了解，三星該將EUV用于7nm的8-10層。

格芯：格芯公司將其22nm FD-SOI工藝視為其主要市場，并與其14nm finFET技術(shù)相輔相成。按照他們的說法，22FDX平臺的性能與finFET非常接近，但制造成本與28nm技術(shù)相同。

2018年8月，GlobalFoundries宣布將停止7nm開發(fā)。按照他們的說法，做出這個決定一方面是因為先進技術(shù)節(jié)點的生產(chǎn)成本大幅增加，另一方面是太少的代工客戶計劃使用下一代工藝，因此他們對其戰(zhàn)略進行了重大轉(zhuǎn)變。公司也調(diào)整了其研發(fā)工作，以進一步增強其14nm和12nm finFET工藝及其完全耗盡的SOI技術(shù)的競爭力。

五十年來，集成電路技術(shù)的生產(chǎn)率和性能得到了驚人的改善。該行業(yè)也克服了很多擺在它面前的許多障礙。但雖在時間的推進，障礙似乎仍在不斷擴大。盡管如此，IC設計人員和制造商正在開發(fā)比增加芯片功能更具革命性的解決方案。