數(shù)據(jù)是我們生活中不可或缺的一部分。過去我們必須定期刪除文件以釋放存儲空間，現(xiàn)在則相反，假設(shè)我們的數(shù)據(jù)永遠(yuǎn)不需要被刪除。為什么冒險(xiǎn)錯(cuò)刪文件呢？保存它們！這種新方法將耗費(fèi)大量內(nèi)存，提高了對存儲空間的需求。內(nèi)存部分的兩個(gè)主力是NAND 快閃內(nèi)存和DRAM。DRAM是動(dòng)態(tài)、易失和快速的，非常適合用作短期系統(tǒng)內(nèi)存。相反，NAND 快閃內(nèi)存是非易失的，這意味著它具有良好的保留性，可很好地用于長期低成本存儲。隨著需求的不斷增加，這兩種內(nèi)存類型的主要目標(biāo)都是更快的速度，更高的密度和更低的存儲單元成本1。
為了更好的實(shí)現(xiàn)NAND和DRAM的性能，所采用的開發(fā)途徑略有不同。DRAM的開發(fā)途徑與邏輯產(chǎn)品類似，采用持續(xù)微縮的單元設(shè)計(jì)。這種單元尺寸的微縮推動(dòng)了多重圖案化技術(shù)的引入，并最終在批量制造中需要采用EUV光刻技術(shù)。平面 NAND也曾面臨微縮的限制，并最終采取垂直方向上的轉(zhuǎn)變。這種垂直集成放寬了對3D NAND器件的光刻要求，卻將最復(fù)雜的工藝挑戰(zhàn)遷移到沉積和蝕刻2。其主要的結(jié)構(gòu)由交替薄膜沉積，然后對整個(gè)堆疊進(jìn)行高縱深比（HAR）蝕刻。3D NAND中的每個(gè)新節(jié)點(diǎn)的工藝都采用更高的垂直堆疊。高縱深比結(jié)構(gòu)具有獨(dú)特的工藝控制要求，因?yàn)闇喜鄣纳疃仁俏⒚准墸纫筮_(dá)到埃級3。如圖1所示，這類HAR結(jié)構(gòu)的示例如3D NAND中的通道電洞，以及高級DRAM中的儲存節(jié)點(diǎn)電容。
圖1：3D NAND結(jié)構(gòu)，顯示例如通道電洞的高縱深比（HAR）特征。
3D NAND的一些重點(diǎn)工藝挑戰(zhàn)包括通道電洞和字線輪廓的可變性和缺陷率，以及連接觸點(diǎn)和階梯的短路。DRAM的挑戰(zhàn)包括存儲節(jié)點(diǎn)電容輪廓的可變性和缺陷率、位線缺陷以及多重圖案化誤差預(yù)算不斷減少。改善這些深窄孔的工藝需要克服缺陷和輪廓控制的挑戰(zhàn)——在開發(fā)階段實(shí)現(xiàn)良率，并最終在批量生產(chǎn)中提高和維持良率。對于其中一些挑戰(zhàn)目前已有明確的工藝控制解決方案，而其他挑戰(zhàn)則仍處于開發(fā)階段。解決這些復(fù)雜堆疊的工藝問題需要多管齊下。
第一道防線–設(shè)備監(jiān)控
當(dāng)涉及顆粒缺陷時(shí)，首先最好避免它們。在進(jìn)一步的圖案化步驟中，這些顆粒可能變成如短路和斷路等良率限制缺陷。因?yàn)镠AR堆疊和3D NAND的一個(gè)工藝步驟中就包括許多沉積層，所以避免缺陷尤為重要。清潔的工藝設(shè)備不會有顆粒落入薄膜堆疊中。因此，確保工藝設(shè)備的清潔度可以主動(dòng)地避免埋藏顆粒缺陷。控片晶圓檢測可以對反應(yīng)室進(jìn)行高采樣監(jiān)控，迅速發(fā)現(xiàn)任何顆粒問題。然而，一些缺陷僅在圖案晶圓上出現(xiàn); 因此，全面的設(shè)備監(jiān)控策略還包括對圖案化晶圓進(jìn)行充分采樣。
設(shè)備監(jiān)控策略的另外一個(gè)重要的方面是反應(yīng)室監(jiān)控。單一蝕刻設(shè)備內(nèi)的溫度均勻性以及設(shè)備之間的匹配對于在晶圓上保持蝕刻輪廓均勻以保持通道電洞形狀一致是非常重要的。這種均勻性對于這些微米級蝕刻工藝尤其重要，因?yàn)樗鼈兙哂袊?yán)格的埃級精度要求。對反應(yīng)室的溫度監(jiān)測可以自動(dòng)化，將當(dāng)前數(shù)據(jù)與基準(zhǔn)線數(shù)據(jù)進(jìn)行比較，并在檢測到偏差時(shí)迅速糾正。
為了保證設(shè)備監(jiān)控有效工作，工藝設(shè)備的條件應(yīng)盡可能接近生產(chǎn)環(huán)境。溫度監(jiān)測應(yīng)在“等離子體開啟”的蝕刻條件下進(jìn)行，控片監(jiān)控應(yīng)包括真實(shí)的薄膜疊層。由于產(chǎn)品晶圓的復(fù)雜集成方案，設(shè)備監(jiān)控策略需要配備包括額外的在線高靈敏度檢測和測量的第二道防線。
第二道防線-在線檢測控制
具有HAR結(jié)構(gòu)的在線產(chǎn)品晶圓需要監(jiān)控晶圓表面及其前層的缺陷。對晶圓表面上的缺陷進(jìn)行檢測將有助于在表面層上發(fā)現(xiàn)顆粒和圖案類型缺陷。
高縱深比晶圓生產(chǎn)中另一個(gè)工藝控制問題是晶圓彎曲。3D NAND結(jié)構(gòu)采用交替材料堆疊，在晶圓上產(chǎn)生很大應(yīng)力。一個(gè)深入的工藝監(jiān)控方案還需要監(jiān)控晶圓的彎曲和翹曲程度，確保其仍然符合下游工藝步驟的規(guī)格。
那么，HAR堆疊中的埋藏缺陷怎么辦？通常，可以在多個(gè)工藝步驟中進(jìn)行晶圓檢測發(fā)現(xiàn)缺陷起源。然而，3D NAND的通道電洞蝕刻之前的堆疊沉積是一個(gè)工藝步驟，因而沒有機(jī)會暫停工藝進(jìn)行檢測。理想情況下，工藝工程師可以通過保持極其干凈的工藝設(shè)備來避免埋藏顆粒，但仍會出現(xiàn)與集成相關(guān)的缺陷。埋在堆疊中的缺陷是目前高產(chǎn)量中直接檢測面臨的挑戰(zhàn)。
與此同時(shí)，晶圓廠正在尋求檢測埋藏缺陷的替代策略。埋藏缺陷將會改變其周圍環(huán)境，并擾動(dòng)晶圓頂部的圖案。對于圓形通道電洞，這種擾動(dòng)可能導(dǎo)致臨界尺寸（CD）大約10%的變化，這可以通過高靈敏度晶圓檢測系統(tǒng)發(fā)現(xiàn)。另一種解決埋藏缺陷的檢查策略是采用對晶圓的破壞性回蝕來暴露如蝕刻不足之類的工藝問題，并隨后進(jìn)行高靈敏度缺陷檢測。
在缺陷檢測的同時(shí)，內(nèi)存制造工程師部署了基于量測的各種在線控制策略，用以研究諸如輪廓、疊對和工藝窗口等圖形化問題。對于3D NAND和DRAM，光學(xué)散射測量可以提供有限的結(jié)構(gòu)訊息，而像TEM這樣的破壞性實(shí)驗(yàn)室技術(shù)則是揭示完整輪廓形狀的唯一方法。目前還沒有針對通道電洞或存儲節(jié)點(diǎn)電容之類的HAR完整輪廓的迅速且非破壞性的測量。與3D NAND相比，DRAM的疊對要求更趨嚴(yán)格，因?yàn)榇鎯?jié)點(diǎn)電容的構(gòu)建采用了雙重或三重圖案。多重圖案化建立具有小且密集的特征，當(dāng)與激進(jìn)的HAR蝕刻工藝同時(shí)使用時(shí)，建立工藝窗口將變得具有挑戰(zhàn)性4。這是一個(gè)應(yīng)用綜合工藝窗口發(fā)現(xiàn)、擴(kuò)展和控制策略（圖2）的機(jī)會，幫助晶圓廠團(tuán)隊(duì)識別可能的熱點(diǎn)問題，取得有效工藝窗口5。
圖2：工藝窗口的發(fā)現(xiàn)、擴(kuò)展和控制策略。第一步是確定熱點(diǎn)的相關(guān)設(shè)計(jì)和工藝起源; 第二步是通過全廠范圍的工藝改進(jìn)來擴(kuò)展工藝窗口，第三步是實(shí)施檢測和量測，發(fā)現(xiàn)并控制關(guān)鍵工藝隨時(shí)間的波動(dòng)變化。
所有這些測量建立了一個(gè)全廠范圍的數(shù)據(jù)流，必須將其與智能數(shù)據(jù)分析相結(jié)合，推動(dòng)工藝控制的反饋回路以及高效的工程分析。
不要遺忘晶邊
晶圓邊緣附近的HAR結(jié)構(gòu)往往有最多的工藝控制問題。為了取得最高良率，晶圓廠工程師必須加強(qiáng)對晶圓邊緣的檢測控制，并且采用與晶圓的其余部分相比更為密集的采樣。
新內(nèi)存技術(shù)
隨著3D NAND和DRAM持續(xù)發(fā)展，堆疊高度不斷增加，而特征尺寸不斷縮小。此外，將NAND的容量、成本和非易失性與DRAM更快的存儲速度相結(jié)合的嘗試已經(jīng)促進(jìn)了許多新型內(nèi)存的開發(fā)。這些新型內(nèi)存包括相變內(nèi)存（PCM）、鐵電RAM（FeRAM），自旋轉(zhuǎn)移扭矩磁阻RAM（STT-MRAM），電阻RAM（RRAM或ReRAM）等6。
隨著3D NAND和DRAM中的先進(jìn)節(jié)點(diǎn)而不斷發(fā)展的新技術(shù)，以及與新型內(nèi)存類型相關(guān)的新工藝流程，都需要晶圓廠不斷調(diào)整其工藝控制策略，持續(xù)提升先進(jìn)的內(nèi)存元件的生產(chǎn)和良率。