摘要: VDMR8M32是珠海歐比特公司自主研發的一種高速、大容量的TTL同步靜態存儲器(MRAM)，可利用其對大容量數據進行高速存取。本文首先介紹了該芯片的結構和原理，其次詳細闡述了基于magnum II測試系統的測試技術研究，提出了采用magnum II測試系統的APG及其他模塊實現對MRAM VDMR8M32進行電性測試及功能測試。其中功能測試包括全空間讀寫數據0測試，全空間讀寫數據1，以棋盤格方式進行全空間讀寫測試。另外，針對MRAM的關鍵時序參數，如TAVQV（地址有效到數據有效的時間）、TELQV（片選使能到數據有效的時間）、TGLQV（輸出使能到輸出數據有效的時間）等，使用測試系統為器件施加適當的控制激勵，完成MRAM的時序配合，從而達到器件性能的測試要求。
關鍵詞：magnum II，VDMR8M32，MRAM ，APG
1. 引言
MRAM靜態隨機存取存儲器是一種具有靜止存取功能的內存，不需要刷新電路技能保存它內部存儲的數據。它的主要優點是速度快，不必配備刷新電路，可提高整體的工作效率。集成度低，功耗大，相同容量的體積較大，而且價格較高。但在串行低速數據到并行高速數據轉換的過程中，存儲器起的是數據緩沖作用。為了的到更高的傳輸速度和更大的傳輸容量，需要更高的速度和更大容量的存儲器。VDMR8M32是珠海歐比特公司研制出的一種高速、大容量的TTL同步靜態存儲器，其容量為256k×32bit，同時具有設計簡單，應用靈活等特點。
2. VDMR8M32芯片介紹
2.1 VDMR8M32的結構
VDMR8M32是一款高集成度的靜態隨機存取存儲器，其總含有8M bits。由于此芯片里面包含2個片選，具體的原理框圖見圖1。這種結構不但大大的擴充了存儲器的容量和數據位寬，而且還可以在應用時大量節省了PCB板的使用空間。從圖1可以看出，每個片選控制了32位的數據總線。圖2為VDMR8M32中的Block的結構框圖，它主要由控制邏輯、存儲整列等組成。
VDMR8M32的主要特性如下：
總容量：8M bit；
數據寬度為32位；
快達35ns的讀寫周期；
完全靜態操作，無需刷新；
兼容SRAM時序；
采用3.3V電源供電。
無限次讀寫；
數據保存大于20年；
掉電自動數據保護。
圖1 VDMR8M32原理框圖
圖2 VDMR8M32內部Block的結構框圖
2.2 VDMR8M32的引腳說明
VDMR8M32芯片采用的是SOP封裝工藝，整塊芯片表面鍍金，這樣可以大幅度增強了芯片的抗干擾和抗輻射的能力，有利于該芯片能應用于航空航天等惡劣的環境。
VDMR8M32芯片各引腳分布見下圖3所示，各引腳的功能說明如下：
VCC：+3.3V電源輸入端。濾波的旁路電容應盡可能靠近電源引腳, 并直接連接到地；
VSS：接地引腳；
A0~A16：地址同步輸入端；
#W：此端為低時寫入，為高時寫無效，數據有效發生在相應地址有效之后的兩個周期；
#G：輸出使能, 數據讀取時需置為低，寫時置為低；
#CEn：低電平有效時選中該片；
DQ0~DQ31：數據輸入/輸出腳。
圖3 VDMR8M32引腳分布圖
2.3 VDMR8M32的功能操作
表1 器件功能真值表
注：“H”代表高電平，“L”代表低電平，“X”代表可以是任何狀態
3. VDMR8M32的電特性
VDMR8M32電特性見表2：
表2：模塊電特性
表3：AC特性
4. VDMR8M32的測試方案
在本案例中，我們選用了Teradyne公司的magnum II測試系統對VDMR8M32進行全面的性能和功能評價。該器件的測試思路為典型的數字電路測試方法，即存儲陣列的讀寫功能測試及各項電特性參數測試。
4.1 magnum II測試系統簡介
Magnum II測試系統是上海Teradyne公司生產的存儲器自動測試機，它由主機和測試底架組成，每個測試底架包含5個網站裝配板（Site Assembly Board），每個裝配板有128組測試通道，可用來連接DUT（Device Under Test）的管腳，5個裝配板之間完全相互獨立，故可以聯合多個裝配板測試管腳數更多的產品。除了與主機通信的裝配板外，測試底架還包括系統電源供給、電源監控板、冷卻風扇、以太網集線器和測試板鎖定裝置。使用Magnum II測試系統時，通過主機編程的方式配置各裝配板，再由各裝配板對DUT進行一系列向量測試，最終在主機的UI界面打印出測試結果。
Magnum II測試系統有著強大的算法模塊APG（Algorithmic Pattern Generator），可生成各種檢驗程序，即測試pattern，如棋盤格測試程序，反棋盤格測試程序，全空間全1測試，全空間全0測試，讀寫累加數測試，讀寫隨機數測試，對角線測試等，采用這些測試向量可以對器件進行較為全面的功能檢測。
4.2 采用Magnum II測試系統的測試方案設計
1）硬件設計
按照magnum II測試系統的測試通道配置規則，繪制VDMR8M32的測試轉接板，要對器件速率、工作電流、抗干擾等相關因素進行綜合考量。
2）軟件設計
考慮到使用該模塊為器件提供需要施加激勵信號的特殊性，我們采用了magnum II系統的特殊編程語言和C++編程語言，在VC++環境中調試測試程序，來完成相應的控制操作。具體實施步驟如下：
A、按照magnum II的標準編程方法，先完成對VDMR8M32的Pin Assignments 定義，Pin Scramble定義，Pin Electronics，Time Sets等的設置。
B、確定Sequence Table Execution Order，編輯每一組測試項，即Test Block, Test Block 里面需要包含Pin Electronics，Time Sets，funtest()函數，funtest()函數中就會使用到pattern。
C、編輯pattern使用的是magnum II測試系統的特殊編程語言，運用APG中各模塊的功能編輯所需要的算法指令，編譯生成object code。
4.3 VDMR8M32的功能測試
針對MRAM等存儲單元陣列的各類故障模型，如陣列中一個或多個單元的一位或多位固定為0或固定為1故障（Stuck at 0 or 1 fault）、陣列中一個或多個單元固定開路故障（Stuck open fault）、狀態轉換故障（Transition fault）、數據保持故障（Data maintaining fault）、狀態耦合故障（Coupling fault）等，有相應的多種算法用于對各種故障類型加以測試，本文采用，全0、全1，棋盤格、反棋盤格，累加，隨機數的測試算法。
1）APG簡介
APG即為Algorithmic Pattern Generator（算法模式生成器）模塊的簡稱，它實則為一臺電腦，用特殊的編程語言和編譯器生成目標代碼供測試系統使用，APG主要由兩個地址生成器（XALU和YALU）、一個數據生成器(Data Generator)、一個時鐘選擇信號生成器(Chip Select)組成。
一組地址生成器最多可編輯24位地址長度，結合兩個地址生成器可產生一系列的地址算法，如單個地址的遞增（increment）、遞減(decrement)、輸出全為1(all 1s)、輸出全為0(zeros)等操作，兩個地址的關聯操作有相加(add)、相減(subtract)、或運算(or)、與運算(and)、異或(xor)運算等，運用這些地址算法可以非常靈活地尋址到器件的任一一個存儲單元，以滿足各種測試需求。
數據生成器最多可編輯36位數據長度，其功能除了有相加(add)、相減(subtract)、或運算(or)、與運算(and)、異或(xor)運算等以外，還可以與地址生成的背景函數（bckfen）配合使用，以生成需要的數據，如當地址為奇數是生成0x55的數據，當地址為偶數時生成0xaa的數據等等。
時鐘信號生成器最多可編輯18個片選通道，并且可產生4種不同的波形，即脈沖有效，脈沖無效，電平有效，電平無效。
除以上四個模塊外，APG還包括管腳定義模塊（pinfunc），計數器（count）,APG控制器（mar）等，使用magnum II特殊的編程語言并運用這些模塊的功能編輯出所需要的算法指令，便可以對器件進行功能測試。
4.4 VDMR8M32的電性能測試
針對MRAM類存儲器件，其電性測試內容主要有管腳連通性測試（continuity）、管腳漏電流測試(leakage)，電源管腳靜態電流測試(isb)、電源管腳動態電流測試(IDDR/IDDW)、輸出高/低電平測試（voh/vol），時序參數測試(TAVQV、TGLQV、TELQV)。
1） PMU簡介
PMU即為Parametric Measurement Unit，可以將其想像為一個電壓表，它可以連接到任一個器件管腳上，并通過force電流去測量電壓或force電壓去測量電流來完成參數測量工作。當PMU設置為force 電流模式時，在電流上升或下降時，一旦達到系統規定的值，PMU Buffer就開始工作，即可輸出通過force電流測得的電壓值。同理，當PMU設置為force 電壓模式時， PMU Buffer會驅動一個電平，這時便可測得相應的電流值。MRAM 器件的管腳連通性測試（continuity）、漏電流測試(leakage)、voh/vol測試均采用這樣的方法進行。
2） mr8m32的靜態電流測試(isb)、動態電流測試(IDDR/IDDW)、時序參數測試(TAVQV、TGLQV、TELQV)
VDMR8M32的靜態電流測試不需要測試pattern，而動態電流測試需要測試pattern，使用的電流抓取函數分別是test_supply()和ac_test_supply()，需要注意的是測試靜態電流時器件的片選控制信號需置成vcc狀態，測試動態電流時負載電流（ioh/iol）需設為0ma。
對時序參數進行測試時， pattern測試是必不可少的。采用逐次逼近法進行，可以固定控制信號的時序，改變data strobe的時序來捉取第一次數據輸出的時間；也可以固定data strobe的時序，改變控制信號的第一次有效沿的時間，與data strobe的時序做差運算即可得到器件的最快反應時間。
下圖是VDMR8M32測試程序編輯完成并經編譯無誤的結果。
參考文獻：
[1] Neamen,D.A.電子電路分析與設計——模擬電子技術[M]。清華大學出版社。2009：118-167.
[2] 珠海歐比特控制工程股份有限公司. VDMR8M32使用說明書[Z]. 2013.