0 引言

    集成電路對(duì)高集成度、低功耗和工作頻率的需求不斷提高，使得CMOS技術(shù)不斷發(fā)展。但對(duì)于產(chǎn)品設(shè)計(jì)來說，漏極電流和柵極電流作為MOS器件的重要直流參數(shù)，是器件建模和仿真的難點(diǎn)和核心，同時(shí)能夠準(zhǔn)確預(yù)測(cè)MOSFET高頻電流特性的物理數(shù)學(xué)模型也是至關(guān)重要的^[1]。

    目前對(duì)圍繞納米級(jí)MOSFET的性能提升、物理模型的研究已成為國(guó)內(nèi)外研究的熱點(diǎn)，其中電流特性模型是MOSFET器件和電路進(jìn)行直流分析、交流小信號(hào)分析、噪聲分析等的重要基礎(chǔ)^[2]。然而文獻(xiàn)報(bào)道中的器件特性模型，主要聚焦于MOSFET強(qiáng)反區(qū)直流漏極電流、電導(dǎo)、本征電荷和本征電容的研究上^[3]，對(duì)于亞閾值區(qū)漏電流和柵極電流的研究卻鮮有報(bào)道。文獻(xiàn)[4]提出了傳統(tǒng)的長(zhǎng)溝道漏電流模型，揭示了強(qiáng)反區(qū)漏電流平方律特性，卻缺乏亞閾值區(qū)的研究。文獻(xiàn)[5-7]闡述了傳統(tǒng)長(zhǎng)溝道MOSFET柵極電流模型推導(dǎo)，但隨著器件進(jìn)入納米級(jí)，工作頻率升至吉赫茲以上，已不能準(zhǔn)確描述出現(xiàn)的所有新特性，且描述出的電學(xué)特性之間總有不自洽存在。

    基于器件亞閾值區(qū)，本文建立了納米級(jí)MOSFET漏電流模型和柵極電流模型，同時(shí)加強(qiáng)了器件電流的頻率與偏置依賴性建模來反映器件電流特性。對(duì)于亞閾值區(qū)電流模型，基于亞閾值區(qū)反型電荷，而不是采用傳統(tǒng)的有效溝道厚度近似的概念，從而提高了模型的精確度。同時(shí)將所建模型的仿真結(jié)果與實(shí)驗(yàn)測(cè)量結(jié)果進(jìn)行了比較，驗(yàn)證了模型的準(zhǔn)確性。該模型的建立為納米級(jí)MOSFET的分析和設(shè)計(jì)提供了參考，推導(dǎo)出的I/V特性方程更容易將抽象級(jí)別從器件物理級(jí)別提升到電路級(jí)。

1 電流模型

    圖1是納米級(jí)NMOSFET結(jié)構(gòu)示意圖，其中采用了電荷模型。漏極電流和柵極電流特性模型是納米級(jí)NMOSFET器件和電路進(jìn)行直流分析、交流小信號(hào)分析、噪聲分析等的重要基礎(chǔ)，因此對(duì)分析研究納米級(jí)NMOSFET器件的電流特性很有必要。

1.1 漏極電流

    基于器件中載流子的隨機(jī)運(yùn)動(dòng)，運(yùn)用擴(kuò)散漂移理論，納米級(jí)MOSFET器件中漏極電流可表示為：

其中α_n為碰撞電離率，Q_I(x)為器件單位面積反型層電荷數(shù)，V(x)為加在x點(diǎn)上的電壓，V_th為熱電壓，W為溝道寬度，u_n為載流子遷移率，D_n為擴(kuò)散系數(shù)，D_n=u_nkT/q。當(dāng)器件工作強(qiáng)反區(qū)時(shí)(柵壓大于閾值電壓，V_gs>V_T)，相對(duì)于器件溝道中漂移電流來說，此時(shí)可以忽略擴(kuò)散電流，總電流中漂移電流為主導(dǎo)，即I_ds=I_ds1。然而隨著V_gs的不斷減小，漏電流也不斷降低，當(dāng)V_gs接近VT或者小于V_T時(shí)，納米級(jí)MOSFET器件的I/V特性從平方律變?yōu)橹笖?shù)律，而此時(shí)的電流稱之為亞閾值電流。當(dāng)器件工作在亞閾值區(qū)，勢(shì)壘表面的可動(dòng)載流子遷移率較低，溝道電流以擴(kuò)散電流為主^[8]，即：

    當(dāng)器件工作在亞閾值區(qū)，反型層電荷濃度和耗盡層電荷濃度相比可以忽略不計(jì)，從源端到漏端的表面勢(shì)可視為常數(shù)^[9-10]，通過求解泊松方程可得到表面勢(shì)表達(dá)式為：

式中，ε_si為硅的介電常數(shù)，N_sub為襯底的摻雜濃度，C_ox是柵氧電容。由表面勢(shì)可進(jìn)一步求得溝道反型層單位面積電荷數(shù)為：

式中，V_GT=V_gs-V_T為柵極過載，V_off為補(bǔ)償電壓。

    由上式可以推導(dǎo)納米級(jí)MOSFET亞閾值區(qū)漏電流為：

1.2 柵極電流

    感應(yīng)柵極電流是由溝道內(nèi)的波動(dòng)電勢(shì)通過柵極電容的耦合效應(yīng)，引起了柵極極板的噪聲電流。如圖1所示，柵極感應(yīng)噪聲電流可以表示為^[11]：

2 結(jié)果及分析

    為驗(yàn)證本文所建立的納米級(jí)MOSFET亞閾值區(qū)漏電流模型和柵感應(yīng)電流模型的準(zhǔn)確性，首先將擬合參數(shù)代入模型后，利用MATLAB進(jìn)行仿真，然后將仿真結(jié)果與實(shí)驗(yàn)測(cè)量結(jié)果相比較來驗(yàn)證模型的準(zhǔn)確性，同時(shí)分析不同偏置條件下的器件電流特性。

    圖2所示為亞閾值區(qū)納米級(jí)MOSFET的輸出特性曲線。從圖中可以看出，曲線1、曲線2和曲線3分別是柵極偏置為V_gs=0.15 V，V_gs=0.2 V和V_gs=0.25 V時(shí)的輸出特性曲線。當(dāng)V_ds很小時(shí)，漏電流I_ds將隨著V_ds上升而迅速增大，輸出特性曲線的斜率較大。在一定柵極偏置條件下隨著V_ds不斷增加，漏電流開始飽和，是由于亞閾值區(qū)溝道反型層存在載流子濃度梯度，靠近源端高，靠近漏端低，電流以擴(kuò)散電流為主。

    圖3為亞閾值區(qū)MOSFET轉(zhuǎn)移特性曲線，圖3(a)為線性坐標(biāo)，圖3(b)為半對(duì)數(shù)坐標(biāo)。從圖中130 nm和40 nm MOSFET漏電流對(duì)比分析可以看出，在亞閾值區(qū)，漏電流很小且隨著V_gs的減小，其值以指數(shù)形式急劇下降，是由于在亞閾值區(qū)漏電流以擴(kuò)散電流為主導(dǎo)，由源漏兩端的電荷濃度差決定，而亞閾值區(qū)源端電荷濃度和V_gs呈指數(shù)關(guān)系，因此漏電流和V_gs呈現(xiàn)指數(shù)關(guān)系，具有很強(qiáng)的偏置依賴性。仿真結(jié)果與實(shí)驗(yàn)結(jié)果的良好吻合，證明了該模型的準(zhǔn)確性，同時(shí)也說明本文漏電流模型等比例縮小的可行性。

    圖4為亞閾值區(qū)MOSFET柵感應(yīng)電流隨柵極偏壓的變化曲線，圖4(a)為線性坐標(biāo)，圖4(b)為半對(duì)數(shù)坐標(biāo)。通過圖中130 nm和40 nm MOSFET漏電流對(duì)比分析可以看出，溝道越短，亞閾值區(qū)漏電流越大，I_g隨著V_gs的增大以指數(shù)形式增加。這是由于隨著溝道長(zhǎng)度的減小，使得源漏極耗盡區(qū)在溝道中的比重增大，反型層所占比重減小，本征載流子濃度提高，溝道反型層電子密度提高；同時(shí)V_gs增大，導(dǎo)致氧化層電場(chǎng)增強(qiáng)，致使溝道表面電子的耦合效應(yīng)以及碰撞頻率均增大。分析發(fā)現(xiàn)，柵感應(yīng)電流與漏電流相比，I_g具有跟隨性。

    圖5為亞閾值區(qū)電流隨頻率變化的關(guān)系，圖5(a)為漏電流隨頻率變化的關(guān)系，圖5(b)為柵感應(yīng)電流隨頻率變化的關(guān)系。從圖中可以看出，一定偏置條件下漏電流具有頻率獨(dú)立性，而柵感應(yīng)電流具有強(qiáng)烈的頻率依賴性，與頻率成線性比例。在亞閾值區(qū)，當(dāng)頻率升高時(shí)，溝道縱方向上載流子的熱運(yùn)動(dòng)加劇，耦合效應(yīng)和碰撞頻率就越明顯，感應(yīng)柵極電流噪聲也就越高，而橫向方向上，主要由溝道電子面密度所決定。

3 結(jié)論

    本文針對(duì)納米級(jí)MOSFET器件物理結(jié)構(gòu)，運(yùn)用漂移擴(kuò)散原理分別建立了亞閾值區(qū)漏極電流模型和柵極電流模型。其中模型引入了頻率與偏置依賴性來反映器件電流特性，同時(shí)將所建模型的仿真結(jié)果與實(shí)驗(yàn)測(cè)量結(jié)果相比較，驗(yàn)證了模型準(zhǔn)確性。并且對(duì)于亞閾值區(qū)電流模型，基于亞閾值區(qū)反型電荷，而不是采用傳統(tǒng)的有效溝道厚度近似的概念，從而提高了模型的精度。通過不同偏置條件下的對(duì)比分析表明亞閾值區(qū)漏極電流模型具有等比例縮小的可行性，柵極電流具有跟隨性和頻率依賴性。

參考文獻(xiàn)

[1] CHAUHAN Y S，VENUGOPALAN S，CHALKIADAKI M A，et al.BSIM6：Analog and RF compact model for bulk MOSFET[J].IEEE Transactions on Electron Devices，2014，61(2)：234-244.

[2] PARVIZI M，ALLIDINA K，EL-GAMAL M N.A sub-mW，ultra-low-voltage，wideband low-noise amplifier design technique[J].IEEE Transactions on Very Large Scale Integration Systems，2015，23(6)：1111-1122.

[3] CHALKIADAKI  M A，ENZ C C.RF small-signal and noise modeling including parameter extraction of nanoscale MOSFET from weak to strong inversion[J].IEEE Transactions on Microwave Theory & Techniques，2015，63(7)：1-12.

[4] 拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003.

[5] ARORA N.Modeling hot-carrier effects[M].MOSFET Models for VLSI Circuit Simulation.Springer Vienna，1993：366-401.

[6] TRIANTIS D P，BIRBAS A N，PLEVRIDIS S E.Induced gate noise in MOSFETs revisited：The submicron case[J].Solid-State Electronics，2010，41(12)：1937-1942.

[7] CHAN L H K，YEO K S，CHEW K W J，et al.High-frequency noise modeling of MOSFETs for ultra low-voltage RF applications[J].IEEE Transactions on Microwave Theory & Techniques，2015，63(1)：141-154.

[8] ARORA N.Mosfet modeling for vlsi simulation：theory and practice(International series on advances in solid state electronics)[M].World Scientific Publishing Co.Inc.2007.

[9] TSIVIDIS Y.Operation and modeling of the MOS transistor[M].McGraw-Hill，Inc.1999：25-39.

[10] 呂懿，張鶴鳴，胡輝勇，等.單軸應(yīng)變Si n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管源漏電流特性模型[J].物理學(xué)報(bào)，2015(19)：272-277.

[11] VAN L R，PAASSCHENS J C J，SCHOLTEN A J，et al.New compact model for induced gate current noise[C].Electron Devices Meeting，2003.IEDM′03 Technical Digest.IEEE International.IEEE，2003：36.2.1-36.2.4.