顯著降低成本且與DDR SDRAM完全兼容；使用標準CMOS工藝制造且無需昂貴的電容結構

　　中國北京—2016年10月11日—半導體嵌入式非易失性存儲器（eNVM）知識產(chǎn)權（IP）產(chǎn)品領先提供商Kilopass Technology, Inc.今日宣布：推出其革命性的垂直分層晶閘管（Vertical Layered Thyristor, VLT）技術，進而顛覆全球DRAM市場。VLT存儲單元在2015年已通過驗證，目前一款新的完整存儲器測試芯片正處于早期測試階段。Kilopass一直致力于推廣這項技術，并正與DRAM制造商進行許可協(xié)商。

　　“Kilopass以一次性可編程（OTP）存儲器技術的領導者而聞名，我很高興我們能夠為DRAM市場帶來新的革新，”Kilopass首席執(zhí)行官Charlie Cheng說道。“我們的VLT技術是一項真正具有顛覆性的技術，運用它我們的被授權商能夠迅速高效地為市場提供與JEDEC標準完全兼容的DRAM產(chǎn)品，這些產(chǎn)品在功耗和成本上將具有顯著優(yōu)勢，同時也免去了現(xiàn)有DRAM制造流程中構建電容的困擾。”

　　VLT概覽

　　晶閘管是一種結構復雜的電子器件，在電學上等效于一對交叉耦合的雙極型晶體管。由于鎖存的形成，這種結構非常適合存儲器；與當前基于電容的DRAM相比，晶閘管內存不需要刷新。晶閘管于20世紀50年代被發(fā)明，之前人們曾屢次嘗試將其應用于SRAM市場，但都未能成功。

　　Kilopass的VLT通過垂直方式實現(xiàn)晶閘管架構，從而使存儲單元更加緊湊。緊湊的結構加上所需的物理器件，構造出制造工藝簡單的交叉點內存，這將帶來一項與DDR標準兼容，并且比當前頂尖的20納米DRAM制造成本低45%的新技術。

　　此外，因為VLT不需要復雜且高功耗的刷新周期，基于VLT的DDR4 DRAM將待機功耗降低了10倍，可降低到50fA/bit以下，且仍將性能提高15%。最為關鍵的是，VLT避開了傳統(tǒng)DRAM制造中最大的挑戰(zhàn)，即溝電容的制造，從而規(guī)避了相關的專利沖突，這一點具有很重要的戰(zhàn)略意義。

　　VLT存儲單元的運行和器件測試已于2015年完成，測試結果與器件仿真系統(tǒng)TCAD具有優(yōu)異的關聯(lián)性。一塊完整的內存測試芯片已于5月份成功流片，早期芯片測試正在進行當中。

　　行業(yè)展望

　　巨大的全球DDR（SDRAM）存儲器市場在總產(chǎn)值為3500億美元的全球半導體市場中占據(jù)了超過500億美元的份額，使其成為政府為促進國內半導體產(chǎn)業(yè)發(fā)展而推出的推動措施中，最重要的產(chǎn)品類別之一。就中國而言，國務院于2014年6月頒布了《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》，要實現(xiàn)其中集成電路行業(yè)產(chǎn)值從2015年3500億人民幣以年均20%的增速達到2020年約8700億人民幣這一目標，DRAM產(chǎn)業(yè)的增長顯得至關重要。

　　然而，DRAM市場已經(jīng)十分成熟，且由三星（Samsung）、海力士（SK Hynix）和美光（Micron）三家企業(yè)共同占有超過90%的市場份額。現(xiàn)有DRAM的最關鍵技術是電容存儲單元，它不僅帶來了特有的制造挑戰(zhàn)，還被大量專利所保護。為了進入DRAM市場，后發(fā)的中國廠商必須利用創(chuàng)新的替代方案，以推動競爭升級，爭取實現(xiàn)差異化。VLT技術則代表了這樣的一種可能性。

　　供貨

　　現(xiàn)在已可以向數(shù)量有限的特許受讓人提供VLT DRAM技術，用于20nm到31nm工藝技術節(jié)點。Kilopass已使用其突破性的TCAD模擬器，在所有的半導體制造工藝細節(jié)上對這兩個節(jié)點進行了詳盡的模擬，新一代10nm技術的驗證有望在2017年完成。

　　全新的VLT DRAM架構將于2016年10月12日到13日在“中國集成電路設計業(yè) 2016 年會暨長沙集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇”上展出，該活動的舉辦地點為湖南省長沙市湖南國際會議和展覽中心，Kilopass的展臺號是119。