0 引言

    目前，國內(nèi)外研制的AFDX網(wǎng)絡(luò)端系統(tǒng)模塊基本是依靠FPGA邏輯與軟件相結(jié)合的方式來實(shí)現(xiàn)協(xié)議解析和數(shù)據(jù)收發(fā)功能。由于基于FPGA實(shí)現(xiàn)的AFDX網(wǎng)絡(luò)端系統(tǒng)產(chǎn)品功耗、體積以及可靠性難以滿足惡劣機(jī)載環(huán)境應(yīng)用需求，本文介紹了基于AFDX網(wǎng)絡(luò)端系統(tǒng)芯片實(shí)現(xiàn)的模塊設(shè)計，解決了制約AFDX網(wǎng)絡(luò)發(fā)展的瓶頸，對我國航空電子系統(tǒng)的發(fā)展及自主研究具有重要的意義^[1]。

    基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊是一款集成HKS664ES型端系統(tǒng)SoC芯片的網(wǎng)絡(luò)傳輸通信設(shè)備，其端系統(tǒng)芯片內(nèi)部集成ARM922T處理器，利用該芯片上的高性能處理器實(shí)現(xiàn)傳輸層及網(wǎng)絡(luò)層的協(xié)議處理，從而實(shí)現(xiàn)AFDX網(wǎng)絡(luò)數(shù)據(jù)幀的收發(fā)。該模塊的成功研制在國內(nèi)尚屬首次，打破了國外在AFDX網(wǎng)絡(luò)端系統(tǒng)傳輸卡方面的技術(shù)封鎖和產(chǎn)品壟斷，并擁有自主知識產(chǎn)權(quán)，解決了國內(nèi)AFDX網(wǎng)絡(luò)產(chǎn)品受制于人的困境，為AFDX網(wǎng)絡(luò)在國內(nèi)的應(yīng)用及發(fā)展做出了重要貢獻(xiàn)。

1 模塊設(shè)計

1.1 功能

    基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊具有高度的靈活性，通過將高性能的AFDX網(wǎng)絡(luò)端系統(tǒng)接口與主機(jī)處理器連接，實(shí)現(xiàn)AFDX網(wǎng)絡(luò)數(shù)據(jù)的收發(fā)功能。該模塊采用雙余度的AFDX網(wǎng)絡(luò)端口，完全符合ARINC664協(xié)議，發(fā)送支持128個VL，接收支持4 096個VL，具有流量規(guī)整、接收幀過濾等功能^[2-3]，并提供了3種類型的接口：PMC接口、PCI接口和CPCI接口^[4]。

    本文提出的基于端系統(tǒng)芯片的模塊設(shè)計方案采用軟硬件協(xié)同設(shè)計方法，以工程化、模塊化、通用化的標(biāo)準(zhǔn)進(jìn)行硬件模塊設(shè)計，同時以層次化結(jié)構(gòu)設(shè)計，簡化AFDX端系統(tǒng)傳輸卡軟件體系架構(gòu)，提高軟件可移植性和重用性設(shè)計，使系統(tǒng)具有良好的維護(hù)性、通用性。

1.2 硬件設(shè)計與實(shí)現(xiàn)

    基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊架構(gòu)設(shè)計靈活，通過更換連接器接口滿足不同的功能需求，從而實(shí)現(xiàn)了一種多功能、低成本的模塊設(shè)計。本模塊設(shè)計原理圖如圖1所示，核心芯片采用HKS664ES型芯片，實(shí)現(xiàn)數(shù)據(jù)的收發(fā)，外部功能單元包括時鐘電路、電源轉(zhuǎn)換電路、復(fù)位電路、串行接口電路、主機(jī)接口電路等^[5]。

1.2.1 時鐘電路

    模塊工作過程中，外部提供系統(tǒng)時鐘、RTC時鐘、PCI時鐘3個時鐘源。系統(tǒng)設(shè)計中，基于HKS664ES芯片設(shè)計需要提供一個25 MHz外部晶振作為系統(tǒng)時鐘，一個2 MHz外部晶振作為RTC輸入時鐘，另外PCI總線時鐘需要外部主機(jī)提供33 MHz輸入時鐘^[6]。

    系統(tǒng)集成者需要規(guī)定總線時鐘振蕩器的時鐘質(zhì)量和溫度穩(wěn)定性，即在某些溫度下的精確度以及在整個溫度范圍內(nèi)此精確度的變化范圍。在整個溫度范圍內(nèi)，時鐘質(zhì)量應(yīng)確保總的漂移不超過100 ppm。

1.2.2 復(fù)位電路

    基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊提供了系統(tǒng)復(fù)位、JTAG復(fù)位、PCI總線復(fù)位，具體接口定義如表1所示。

    系統(tǒng)復(fù)位信號由外部的復(fù)位芯片提供，用于啟動或者重新啟動主機(jī)處理器。

    PCI總線接口復(fù)位信號，由PCI主機(jī)產(chǎn)生，用于復(fù)位包括PLL在內(nèi)的所有ES邏輯。復(fù)位信號有效時，ARM922T處理器進(jìn)入預(yù)定的復(fù)位狀態(tài)。

    調(diào)試口復(fù)位由外部調(diào)試工具產(chǎn)生，用于復(fù)位ARM922T處理器的調(diào)試接口^[7]。

1.2.3 主機(jī)接口電路

    模塊的主機(jī)接口符合32位、33 MHz PCI總線規(guī)范，兼容PCI2.2版本規(guī)定，PCI總線接口電平3.3 V。支持SLAVE和MASTER兩種總線控制模式，SLAVE模式用于數(shù)據(jù)傳輸?shù)墓芾斫涌冢┧拗鳈C(jī)直接訪問，用來配置和查詢端系統(tǒng)通信端口信息；MASTER模式用于數(shù)據(jù)搬運(yùn)，根據(jù)通信端口信息，直接啟動DMA控制器，在宿主機(jī)內(nèi)存和模塊內(nèi)部片上存儲器之間進(jìn)行數(shù)據(jù)交換^[8]。

1.3 軟件設(shè)計與實(shí)現(xiàn)

    航空電子通信系統(tǒng)劃分成五層協(xié)議：應(yīng)用層、傳輸層、網(wǎng)絡(luò)層、數(shù)據(jù)鏈路層和物理層。模塊通信軟件遵循航空電子通信系統(tǒng)軟件層次結(jié)構(gòu)劃分，如圖2，其中，物理層與數(shù)據(jù)鏈路層由接口模塊上的硬件實(shí)現(xiàn)；傳輸層由固化于接口模塊上的傳輸軟件實(shí)現(xiàn)，主要負(fù)責(zé)接口模塊的初始化、發(fā)送以及接收；應(yīng)用軟件和驅(qū)動軟件駐留在主機(jī)中，其中驅(qū)動層主要實(shí)現(xiàn)應(yīng)用層和傳輸層之間數(shù)據(jù)信息的傳遞，并為上層應(yīng)用軟件提供API接口函數(shù)；應(yīng)用軟件與特定的子系統(tǒng)有關(guān)，通過調(diào)用MBI驅(qū)動軟件實(shí)現(xiàn)子系統(tǒng)功能要求。

    模塊軟件分為兩個相對比較獨(dú)立的部分：傳輸軟件和驅(qū)動軟件。傳輸軟件運(yùn)行在模塊上，負(fù)責(zé)實(shí)現(xiàn)應(yīng)用層以下的數(shù)據(jù)傳輸協(xié)議棧的處理，傳輸軟件符合ARINC664 part7規(guī)范中定義的端系統(tǒng)協(xié)議層，實(shí)現(xiàn)UDP/IP協(xié)議，配合主機(jī)驅(qū)動進(jìn)行端口管理和調(diào)度；驅(qū)動軟件運(yùn)行主機(jī)上，為應(yīng)用程序提供標(biāo)準(zhǔn)的API接口，用戶可根據(jù)提供的配置信息完成配置表的加載、端口創(chuàng)建，實(shí)現(xiàn)模塊與主機(jī)應(yīng)用軟件之間的接口控制與數(shù)據(jù)傳輸，軟件結(jié)構(gòu)功能劃分如圖3所示。

1.4 技術(shù)優(yōu)勢

    目前，國內(nèi)外研制的AFDX網(wǎng)絡(luò)端系統(tǒng)模塊主要有兩種方式：一種是基于FPGA實(shí)現(xiàn)的AFDX網(wǎng)絡(luò)端系統(tǒng)模塊，另外一種是基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊。前者在功耗、體積以及可靠性方面難以滿足惡劣機(jī)載環(huán)境應(yīng)用需求；后者具有功耗低、體積小、可靠性高等優(yōu)勢，主要對比如表2所示。

    由表2可以看出，基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊MTBF提高1/5，失效率較少1/5，功耗降為1/2，在各方面都具有較高的優(yōu)勢。

    該模塊采用的核心協(xié)議處理芯片是國內(nèi)首款完全具有自主知識產(chǎn)權(quán)的核心AFDX網(wǎng)絡(luò)端系統(tǒng)芯片，作為通過軍用電子元器件B級鑒定的自研軍用核心關(guān)鍵元器件，成熟度高，具有完全自主知識產(chǎn)權(quán)，符合國家“元器件國產(chǎn)化率”的要求。

2 模塊驗(yàn)證

    截止目前，基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊已通過摸底試驗(yàn)、板級測試、德國AIM公司、TechSat公司AFDX網(wǎng)絡(luò)協(xié)議符合性測試，充分驗(yàn)證后，表明基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊滿足功能要求，并在性能、功耗、重量、成本、溫度范圍上具有顯著優(yōu)勢，且滿足國產(chǎn)化要求。

    基于HKS664ES端系統(tǒng)芯片的模塊已經(jīng)在某型號任務(wù)機(jī)上使用，試用過程中經(jīng)歷了C階段、S階段的所有驗(yàn)證，設(shè)計、檢驗(yàn)全部按照型號任務(wù)要求進(jìn)行設(shè)計、實(shí)驗(yàn)、評審和質(zhì)量管控，芯片配套軟件嚴(yán)格按照GJB5000A三級要求研制。

3 結(jié)論

    本文提出的基于自研AFDX網(wǎng)絡(luò)端系統(tǒng)芯片的模塊已經(jīng)成功應(yīng)用于某型號任務(wù)機(jī)，并隨整機(jī)完成了首飛。經(jīng)過充分的驗(yàn)證與廣泛的應(yīng)用，該模塊被一致認(rèn)為是一款滿足AFDX網(wǎng)絡(luò)協(xié)議、集成度高、安全可靠的端系統(tǒng)模塊。該模塊的成功研制打破了國外在AFDX網(wǎng)絡(luò)端系統(tǒng)的產(chǎn)品壟斷，對我國研發(fā)具有自主知識產(chǎn)權(quán)的AFDX網(wǎng)絡(luò)具有重要意義。

參考文獻(xiàn)

[1] 劉蕓，王紅春.AFDX端系統(tǒng)協(xié)議軟件設(shè)計與實(shí)現(xiàn)研究[J]．電光與控制，2012，19(11)：71-76．

[2] 楊峰，田澤.基于USB接口的AFDX網(wǎng)絡(luò)TAP卡設(shè)計與實(shí)現(xiàn)[J]．測控技術(shù)，2013，32(5)：77-81．

[3] 王治，田澤.一種高性能AFDX監(jiān)控卡的實(shí)現(xiàn)技術(shù)研究[J]．計算機(jī)技術(shù)與發(fā)展，2010，20(8)：217-220．

[4] 趙永庫.新一代航空電子總線系統(tǒng)結(jié)構(gòu)研究[J]．航空計算技術(shù)，2005，35(1)：99-103．

[5] 劉志武，白楊.AFDX網(wǎng)絡(luò)端系統(tǒng)數(shù)據(jù)接收方法研究與實(shí)現(xiàn)[J]．微型機(jī)與應(yīng)用，2013，32(21)：48-54．

[6] 趙永庫，李貞.AFDX網(wǎng)絡(luò)協(xié)議研究[J]．計算機(jī)測量與控制，2012，20(1)：8-10．

[7] 張志，翟正軍.基于FPGA的AFDX端系統(tǒng)協(xié)議芯片的設(shè)計與實(shí)現(xiàn)[J]．計算機(jī)測量與控制，2010，18(2)：422-425．

[8] 張榮華，田澤.AFDX網(wǎng)絡(luò)端系統(tǒng)芯片架構(gòu)的研究與設(shè)計[J]．計算機(jī)技術(shù)與發(fā)展，2011，21(8)：165-172．