芯片巨頭英特爾公司日前在提交給美國證券交易委員會的文件中提到停止采用“Tick-Tock”處理器升級周期，轉而更換為處理器研發(fā)周期三步戰(zhàn)略，即制程工藝（PROCESS）-架構更新（ARCHITECTURE）-優(yōu)化（OPTIMIZATION），這樣一來，產品的升級及更新周期將大幅延長。
不擠牙膏 英特爾新聞引關注
這一消息的公布引發(fā)了軒然大波，有些媒體將其視作摩爾定律（Moore"s law）的終結，還有不少網友認為英特爾連牙膏也不愿意擠了，忽視消費者的利益只想坐著賺錢。
這兩種看法從客觀和主觀上認定了技術發(fā)展的放緩甚至是停滯，但事實往往不只是表象這么簡單。在提出50年之后，摩爾定律仍然有著一眾擁躉，也足以見得其影響之深遠。
不過雖然有部分媒體和消費者不看好，但是經過50多年考驗的摩爾定律不一定就這樣終結了。下面筆者就帶您縱觀CPU芯片的發(fā)展，來看看摩爾定律到底遇到了怎樣的瓶頸，未來的發(fā)展真的像一些人所說的那樣要沒戲了嗎？
兩年翻番 摩爾定律預測發(fā)展
其實提到電子產品的性能發(fā)展，很多朋友都聽說過摩爾定律。需要注意的是，雖然名為定律，但摩爾定律并不是一個真正的定論，而是人為預測的一個發(fā)展的趨勢，具有一定的指導意義。
摩爾定律是由英特爾的創(chuàng)始人之一戈登·摩爾（Gordon Moore）在1965年4月的《電子》雜志（Electronics）提出的，其核心內容為：集成電路上可以容納的晶體管數(shù)目在大約每經過24個月便會增加一倍。
簡單來說，就是說集成電路上的晶體管數(shù)量每過兩年就會翻一番，也就是說，這一數(shù)字是呈指數(shù)級增長的，發(fā)展的速度會越來越快。
自從1965年以來，摩爾定律一直吻合電腦處理器中晶體管的數(shù)目，從最早的1958年的集成電路中一個雙極性晶體管、三個電阻和一個電容，到2011年的處理器中超過了26億枚晶體管，處理器性能在飛速提高的同時保持了較低的能耗，價格也在貼近消費者的水平，為我們提供了越來越好的體驗。
摩爾定律體現(xiàn)在英特爾的處理器上，就是“Tick-Tock”的發(fā)展模式。“Tick-Tock”原意是時鐘走過一秒鐘發(fā)出的“滴答”聲響，因此也稱為“鐘擺”理論。
英特爾每隔兩年對處理器架構進行一次升級，即“Tick年”實現(xiàn)制造工藝進步，而“Tock年”則實現(xiàn)架構的更新，從而實現(xiàn)每兩年的一次發(fā)展，這也是摩爾定律的一個較為直觀的展示。
遇到瓶頸 制造工藝技術受限
近期英特爾停止“Tick-Tock”發(fā)展模式被一些媒體解讀為摩爾定律的終結，這一說法暫時還沒有被多數(shù)人響應，但不能否認的是，CPU性能的發(fā)展確實遇到了瓶頸。
此前的2015年年中，英特爾承認其10納米制造工藝延期，無法按預期在當年年底前實現(xiàn)量產，因此不得不延長14納米Skylake處理器架構生命周期。一直高速發(fā)展的處理器“突然”慢了下來，并不是網友認為的那樣，“英特爾連牙膏都不愿意擠了”。
CPU的制造工藝，即在硅材料上生產CPU時元器件的連接線寬度在不斷減小，經歷了0.5微米、0.35微米、0.25微米、0.18微米、0.13微米、90納米、65納米、45納米、32納米、22納米，到現(xiàn)在的14納米，乃至以后的10納米、7納米，制造工藝在不斷進步的同時也提供了更多的晶體管布局和更少的能耗。
進一步提升CPU制造工藝的難度在于，現(xiàn)有的材料和技術水平很難在更小的尺寸上布局元件，而且在更小的尺度下，一些器件就不能簡單地以半導體元件的物理知識進行分析，還需要結合量子力學的理論，這樣一來整個CPU的設計就會變得更為復雜。
除此之外，考慮到原子的尺寸，一些器件或涂層的體積是無法縮小的，這樣就進一步限制了處理器尺寸的減小，由于成本的限制也很難將非常精尖的技術應用到大規(guī)模量產中。
出路尤在 硬件發(fā)展需多元化
這樣看來好像摩爾定律正如一些媒體認為的那樣要終結了，不過正如摩爾定律不是一個定論一樣，硬件的發(fā)展也并不局限，仍然是有出路的。
在2015年5月接受電氣和電子工程師協(xié)會（IEEE，Institute of Electrical and Electronics Engineers）在摩爾定律50周年之際的采訪時，戈登·摩爾運用了一個形象的比喻：“我無法預見下一個世代（芯片）的發(fā)展，在那兒我們仿佛遇上了一堵墻。而墻一直在后退（使我們有繼續(xù)進步的空間）。我很驚訝工程師有如此的創(chuàng)造力，可以在難于突破的環(huán)境下找到新的出路。”
目前的CPU制造工藝還是主要注重于在平面上進步，而要突破摩爾定律的瓶頸可以依靠在深度（空間）層面上發(fā)展。借助3D布局，CPU的元件布局可以更加緊湊，元器件之間的連接也可以更為高效。
另外，目前受限于氧化硅層的厚度最小為1納米，以后的發(fā)展可能會需要其他材料，也就是將柵氧化層替換為其他材料，例如英特爾就將氧化鉿（HfO2）作為柵氧化層材料，未來也有可能采用其他材料進行優(yōu)化。
此外，優(yōu)化設計也是可以提升CPU性能的一個方面，現(xiàn)有的CPU空間利用率非常高，但是周圍的地方卻沒有如此密集的元器件，如果能將這些空間合理利用，也可以將整體性能再度提高，不過和前者不同，這種方式可以提升的性能有限。
既然有這樣的方法，為什么英特爾還是延長了處理器升級周期呢？有些是現(xiàn)有的技術不夠成熟，無法應用在商業(yè)產品中；有些原材料限制使得制造成本過高，最終的產品零售價過高，不適合作為消費級產品；還有目前不適合量產的處理技術，需要發(fā)展完善之后才能讓用戶受益。
從現(xiàn)在的形勢來看CPU的發(fā)展放緩，但這并不影響技術的繼續(xù)進步。遇到的瓶頸對大家來說都是一項挑戰(zhàn)，相信我們也會堅韌不拔地努力下去，發(fā)展的腳步不止，也為我們帶來更好的生活。當然，筆者的觀點也存在一定的局限性，如果您有獨到的見解，也歡迎和我們交流。