2016年3月18日,中國北京,全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 今天宣布針對數(shù)據(jù)中心互聯(lián)、服務(wù)提供商和企業(yè)應(yīng)用推出業(yè)界最靈活最全面的以太網(wǎng)產(chǎn)品系列。賽靈思的完整 IP產(chǎn)品系列包括25GBASE-CR/KR、50GBASE-CR2/KR2、100GBASE-CR4/KR4 IP,以及新推出的集成式100G以太網(wǎng)MAC與RS-FEC IP。作為該產(chǎn)品系列的最新成員，賽靈思集成式100G 以太網(wǎng) MAC與RS-FEC IP 內(nèi)置在 16nm UltraScale+? 器件中，相比FPGA軟 IP核能將器件功耗降低80%，并大幅減少邏輯數(shù)量。

　　隨著對移動流量和云計算需求的不斷提高，迫使數(shù)據(jù)中心光鏈接提升到100G以太網(wǎng)，進(jìn)而影響現(xiàn)有的10G以太網(wǎng)端口下行鏈接。將 10G以太網(wǎng)端口升級到25G以太網(wǎng)可將性能提升2.5倍?；?UltraScale架構(gòu)的賽靈思集成式100G以太網(wǎng)解決方案能幫助企業(yè)開發(fā)出 100G以太網(wǎng)開關(guān)和核心路由器，可滿足移動設(shè)備和云計算應(yīng)用日益提高的帶寬需求。此外，25G和50GRS-FEC完成了下端口鏈接的設(shè)計移植。RS-FEC 可糾正這些系統(tǒng)內(nèi)在的錯誤，支持使用低成本多模式光纖或銅線互聯(lián)技術(shù)，從而降低總成本。采用集成100G以太網(wǎng)MAC、PCS和RS-FEC邏輯不僅能大幅減少 FPGA資源占用，最大化平臺復(fù)用率，降低功耗，而且還可移植到未來設(shè)計方案中。

　　賽靈思將于 2016年3月22-24日在加利福尼亞州阿納海姆舉行的OFC 2016會議上演示其16nm UltraScale+ FPGA器件。該器件內(nèi)置了集成式100G以太網(wǎng)MA與RS-FEC。屆時歡迎光臨賽靈思展臺（展臺號3457）。