瑞薩推出支持ISO26262ASIL B標準、采用16納米FinFET工藝制成的9-cpu多核SoC

　　2016年2月2日，日本東京訊——全球領先的半導體解決方案供應商瑞薩電子株式會社（TSE：6723）今日宣布推出為汽車運算系統的功能安全而研發的硬件故障探測及預警技術。與此同時，還成功開發出一種支持ISO26262 ASIL B汽車功能安全標準、采用16納米FinFET工藝的汽車運算片上系統（SoC）原型機。

　　近來在汽車無人駕駛系統的研發方面進行了大力投入，預計2020年將迎來無人駕駛時代。由國際標準化組織（ISO）頒布的ISO26262道路車輛功能安全標準對3.5噸以下汽車的安全相關系統的電子和/或軟件的整個安全生命周期下了定義，包括特別推薦減少隨機硬件錯誤，包括硬件安全系統的診斷和/或具體使用。

　　當在駕駛過程中發生內部故障時，無人駕駛車輛的汽車運算系統應能夠安全地停車或繼續安全駕駛。因此，盡管汽車運算系統SoC比早先的SoC更大規模且功能更復雜，能夠在短時間內高速處理大量來自攝像頭或其他傳感器的數據，但依然需要具備一定的安全機制。檢測硬件故障的方法包括重復邏輯和自測試等。對于這些大型SoC而言，復雜的功能和頻繁的運行很難對所有功能進行重復邏輯。而如果要對大型SoC進行可靠性高的自測試，就必須長時間關閉自主駕駛及其它操作所需的相關功能。

　　為了解決這些問題，瑞薩研發出了基于最先進技術的自測試機制的硬件故障檢測技術。利用該技術，即使是自主駕駛系統所采用的大型SoC也能滿足ISO26262ASIL B汽車功能安全標準的要求，比如診斷覆蓋率。

　　此外，瑞薩還開發出一種預測和抑制因硬件故障導致瞬時電壓下降的系統，能夠有效防止此類故障的發生。

　　新開發技術的主要特點如下：

　　·（1）支持時間分割和獨立模塊測試的運行中自測試系統。

　　檢測運行時發生的隨機硬件故障的方法之一是停止SoC自身程序的運行并進行自測試（運行中自測試）。這一方法適用于大型電路，因為它能在沒有多余邏輯電路的情況下檢測硬件故障。此外，與僅適用于軟件的自測試相比，使用內建自測試（BIST）硬件可以減少測試時間。然而，實行運行自測試需要停止SoC的正常功能，且應用程序不能在此時間段啟動。此外，隨著SoC功能日益復雜且型號增加，測試時間越來越長，可能導致延長期內自主駕駛運行功能的關閉。

　　為了解決這一問題，瑞薩在CPU與GPU功能模塊里使用了BIST系統，并為BIST系統在模塊中集成了控制器。此外，瑞薩開發出可使運行中自測試以時間分片進行運行的功能。這一功能可以支持音頻處理，使處理過程的中斷短于2ms成為可能。通過以下步驟實現這一點：（1）在包括4個CPU的CPU群中某個CPU上運行自測試，在其余的3個CPU上繼續程序運行；（2）將GPU自測試分割成多重區域，以時間分片的方式運行這些區域。

　　瑞薩通過將因測試而導致的SoC無法使用的中斷時間及其持續期最小化，使其比安全功能運行可能被中斷的容忍時間更短，這讓在更復雜、更大規格的SoC上實現ISO26262 ASIL B功能安全標準（如診斷覆蓋率）成為可能。

　　·（2）抑制電壓下降引起硬件故障的系統

　　有時SoC邏輯電路的過度運行會導致瞬時電壓下降。隨著邏輯電路運行頻率增加，電路內運行振幅增大，電壓下降越來越明顯。此前的設計運用了提供足夠的電壓保證以應對最大程度的電壓不足的方法。但是，由更精密加工工藝與更高運行頻率所造成的低供電電壓使得在設計中提供足夠的電壓裕量變得很困難。

　　瑞薩開發出以下三個系統以解決這個問題：

　　超高速電壓采樣系統

　　瑞薩開發出高速電壓采樣系統，將隨著電壓不同而存在傳輸時間變化的可變延遲電路與一個根據數字信號轉化為時間差的時數轉化器結合起來。這種電壓抽樣系統可以與最高的CPU時鐘以同樣2GHz運行。

　　電壓下降預測系統

　　這一系統根據電壓抽樣系統中獲取的電壓信息提前四個周期預測電壓下降。如果預測的電壓值低于提前設定的閾值，時鐘供給應當被停止。

　　高功能計時控制系統

　　系統結合時鐘門控電路與時鐘分頻電路，在接受到時鐘停止請求后立即停止時鐘供應來抑制電壓下降。通過從停止時鐘請求前的頻率更低的頻率開始增加頻率逐漸恢復時鐘供應的方式，最小化由重啟時鐘供應帶來的電壓下降。

　　通過結合利用這三個系統，可提前探測可能發生的電壓下降，并防止由此導致的硬件故障。

　　基于硬件故障探測和預測技術，瑞薩采用16納米FinFET工藝研發出支持ISO26262 ASIL B汽車功能安全標準的汽車運算系統SoC。SoC具有異質的多核結構，包含具有三種類型的9個CPU。它同時也提供強大處理能力的圖形處理器（GPU）。

　　瑞薩希望提供汽車運算系統發展平臺，使用這些技術引導無人駕駛時代的到來，致力于開發安全環保型汽車。

　　2月1日，瑞薩在2016年1月31日~2月4日舊金山舉行的國際固態電路會議（ISSCC）上發表了這一技術。在展示環節中，瑞薩展示了裝有運用該技術的SoC的測試板，并演示了利用CPU和GPU運行來實現持續圖形顯示，以及運行期間自測試系統、電壓下降引起硬件故障的預測系統的操作。