2007 年 1月 16日， 北京 ——全球領先的可編程邏輯解決方案提供商 賽靈思公司（ Xilinx, Inc. (NASDAQ:XLNX ）今天推出業(yè)界應用最廣泛集成軟件環(huán)境（ ISE™ ）設計套件的最新版本 ISE 9.1i 。新版本專門為滿足業(yè)界當前面臨的主要設計挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高 2.5 倍以外， ISE 9.1i 還新采用了 SmartCompile 技術，因而可在確保設計中未變更部分實施結果的同時，將硬件實現(xiàn)的速度再提高多達 6 倍。同時， ISE 9.1i 還優(yōu)化了其最新 65nm Virtex™-5 平臺獨特的 ExpressFabric™ 技術，可提供比競爭對手的解決方案平均高出 30% 的性能指標。對于功耗敏感的應用， ISE 9.1i 還可將動態(tài)功耗平均降低 10% 。
這一革命性的技術得益于賽靈思 Synplicity 超高容量時序收斂工作組（ Xilinx-Synplicity Ultra High-Capacity Timing Closure Task Force ） 的工作成果。 其提供了業(yè)界領先的生產(chǎn)力提升能力，可保證最快的時序收斂路徑，并且優(yōu)化了賽靈思領先的 Virtex™ 系列和 Spartan™-3 新一代 FPGA 器件產(chǎn)品的功耗和性能。
“對于少許設計更改來說，特別是在設計周期的后期，快速的設計實施速度和可預測的時序結果極為重要。”領先的定制汽車系統(tǒng)供應商德國 Harmon/Becker 汽車系統(tǒng)有限公司負責制圖平臺的高級技術專家 Jochen Frensch 說：“對于較小的設計變更， XST 的綜合技術可保留設計未改變部分的名稱，而 SmartGuide 技術在實施過程中可保持高達 99% 的設計實現(xiàn)不變，因此我們可以發(fā)現(xiàn)實施的運行速度越來越快。 ISE 9.1i 中新采用的 SmartGuide 技術提供了巨大的優(yōu)勢。”
生產(chǎn)力提高
對于當今最先進的設計來說，花費時間最多的是每次做少量修改時都要對整個設計進行重新實施。這種再實施既浪費時間，還面臨與修改沒有直接關系的部分被破壞的風險。賽靈思 SmartCompile 技術利用以下技術來解決這些問題：
- 分區(qū)（ Partition ）技術：利用剪切 - 粘貼功能自動準確保持現(xiàn)有布局和布線，將設計再實施所需要的時間平均縮短 2.5 倍，從而把設計周期后期進行的少量設計更改而帶來的影響降到最小。
- SmartGuide 技術：通過采用此前設計實施已完成的結果，可將少量設計修改再實施所需要的時間平均縮短一半。
- SmartPreview 技術：用戶可以中止并重新恢復布局布線過程，并保存中間結果來評估設計狀態(tài)。通過預覽實施過程中生成的信息，如布線狀態(tài)和時序結果，用戶不必等待整個實施過程結束就可以做出重要的折衷方案。
由于運行速度提升高達 6 倍，再加上精確的設計分區(qū)保持以及設計實施過程中更高的可視性， SmartCompile 技術將設計生產(chǎn)力提升了一個數(shù)量級。 對于具有挑戰(zhàn)性的設計來說，這些成績還不包括前面提到的 2.5 倍運行速度的提高。
通過一系列用戶界面的增強， ISE 9.1i 還簡化了 FPGA 設計人員的操作。這些增強包括：
- Tcl 命令控制臺使設計人員可輕易地從 ISE 圖形用戶界面轉換到命令行環(huán)境。
- 源代碼兼容性功能可識別重建結果所必需的文件，并支持導入和輸出，方便源代碼控制。
時序收斂速度加快
ISE 9.1i 設計工具的新功能基于 ISE Fmax 技術，旨在為高密度、高性能、基于 Virtex-5 的設計提供無與倫比的性能和時序收斂性能。集成的 ISE 9.1i 時序收斂流程大大增強了物理綜合及優(yōu)化技術，因而可提供更高質(zhì)量的結果。優(yōu)化的布線算法可最有效地利用 65nm ExpressFabric 技術的對角線對稱互連資源，將延遲降到最小，并全面發(fā)揮 Virtex-5 平臺的高性能特點。
“對于 FPGA 設計人員來說，時序收斂是最重要的問題，新版本 ISE 軟件極大地簡化并加快了這一過程，” 賽靈思公司設計軟件部副總裁 Bruce Talley 說，“我們的 ISE SmartCompile 技術解決了當今設計人員面臨的最難解決的幾大挑戰(zhàn)，使他們能夠在更短的時間內(nèi)獲得更高的性能，同時減少反復設計的次數(shù)，提高設計效率。對我們的用戶來說，同樣有吸引力的是在不犧牲總體性能的情況下， ISE 9.1i 還可以使他們能對低功耗設計要求進行優(yōu)化。”
整個 ISE 9.1i 軟件套件的基礎架構是一個已擴展的時序收斂工具環(huán)境，也可以說是一個虛擬“時序收斂工具艙”，支持約束輸入、時序分析、平面布局規(guī)劃和報告視圖之間的直觀交叉探查（ cross-probing ），因此設計人員可以更容易地分析時序問題。 ISE 9.1i 集成時序收斂流程集成了增強的物理綜合工具，改善了綜合和布局時序間的時序相關性，從而可以獲得質(zhì)量更高的結果。
功耗優(yōu)化
XST 技術和布局布線功能所提供的功耗優(yōu)化功能可使 Spartan-3 系列 FPGA 產(chǎn)品的動態(tài)功耗平均降低 10% 。 XST 提供了功耗敏感的邏輯優(yōu)化，可對乘法器、加法器和 BRAM 塊進行宏處理。物理實施算法采用功耗優(yōu)化的布局策略以及器件內(nèi)電容較低的網(wǎng)絡，可以在不犧牲性能的情況下將功耗降到盡可能低。
價格和供貨情況
ISE Foundation™ 9.1i 套件現(xiàn)在即可供貨，起價 2,495 美元。同時免費提供 60 天全功能試用版本。 ISE 9.1i 軟件套件的所有版本都支持 Windows® 2000 、 Windows XP 專業(yè)版和 Linux® Redhat® 企業(yè)版 3.0 和 4.0 。 ISE Foundation 還支持 Solaris® 2.8 和 2.9 。
ISE 軟件為全球 30 多萬用戶提供可編程邏輯設計解決方案，直觀的、從前端到后端的全面設計環(huán)境支持所有賽靈思產(chǎn)品系列，包括 Virtex-II 、 Virtex-II Pro 、 Virtex-4 和 Virtex-5 平臺 FPGA 、 Spartan™-3 代 FPGA 和 CoolRunner™-II CPLD 。有關 ISE 9.1i 軟件套件的更多信息，請訪問 www.xilinx.com/cn/ISE 。
更多客戶反饋
“由于我們使用了 Virtex-4 FX 提供的大多數(shù)硬件功能，包括 Power PC 、 MGT 、以太網(wǎng) MAC 、 DSP48 邏輯塊、 FIFO 以及 SERDES ，因此設計的物理實現(xiàn)非常具有挑戰(zhàn)性，” 領先的網(wǎng)絡設備公司 Anagran 的首席技術官 Alex Henderson 說，“ ISE 9.1i 使我們可以非常容易地滿足時序約束，并且減少對手工干預（如平面布局規(guī)劃）的需要。與以前版本的平面布局規(guī)劃工具相比， ISE 9.1i 的編譯時間縮短了 35% 還多。利用新的 SmartGuide 技術，連續(xù)反復設計的編譯時間進一步減少了 30%-50% 。我們確信 ISE 9.1i 能夠幫助我們大大縮短工程時間。”
“我們最大規(guī)模的 Virtex-4 設計使用了器件中的絕大多數(shù)邏輯資源，因此對布局和布線非常具有挑戰(zhàn)性。 ISE 9.1i 使我們將如此具有挑戰(zhàn)性的設計所需要的編譯時間縮短了 4 倍多，” 業(yè)界領先的硬件輔助驗證工具提供商 EVE 公司首席執(zhí)行官 Luc Burgun 說，“有了 ISE 9.1i ，我們的開發(fā)團隊和客戶將會大大提高生產(chǎn)力。”
關于賽靈思公司
賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 是完整可編程邏輯解決方案的全球領導廠商。有關賽靈思公司的更多信息，請訪問 www.xilinx.com/cn。