2003年9月9日，北京-世界領(lǐng)先的可編程邏輯解決方案供應(yīng)商賽靈思公司（Xilinx）今天宣布推出世界上性能最高的可編程邏輯軟件：Xilinx 集成軟件環(huán)境（ISE）6.1i版。結(jié)合賽靈思公司的旗艦產(chǎn)品Virtex-II Pro FPGA，新版軟件套件提供了業(yè)界成本最低的設(shè)計(jì)解決方案，與最接近的競(jìng)爭產(chǎn)品相比性能快31%，邏輯利用率高15%。因此，與其它高密度FPGA相比，賽靈思客戶可享有高達(dá)60%的價(jià)格優(yōu)勢(shì)。有關(guān)ISE 6.1i的全面信息，請(qǐng)?jiān)L問www.xilinx.com/cn/ise。

此外，通過新的自動(dòng)局部時(shí)鐘布線功能，ISE 6.1i版支持設(shè)計(jì)人員方便地創(chuàng)建工作在200 MHz以上的高速存儲(chǔ)器接口。同時(shí)新版軟件還新提供對(duì)RedHat Linux的固有支持，以及無與倫比的高速設(shè)計(jì)能力和易于使用的布局規(guī)劃和管腳管理增強(qiáng)特性。這些新特性結(jié)合起來極大地縮短了客戶的總體設(shè)計(jì)周期時(shí)間和設(shè)計(jì)成本。

“僅上個(gè)季度，Xilinx軟件設(shè)計(jì)席位售出數(shù)量就比前一個(gè)季度增長了33%，從而使我們的累積軟件安裝席位數(shù)達(dá)到17.5萬用戶。”賽靈思公司FPGA產(chǎn)品高級(jí)副總裁Rich Sevcik說。“賽靈思集中致力于可編程邏輯設(shè)計(jì)方法的開發(fā)，因此過去五年來，我們能夠不斷推出業(yè)界最具成本效益而功能強(qiáng)大的軟件套件，在PLD軟件性能、功能和易用性方面取得了巨大進(jìn)步。”

無與倫比的高速設(shè)計(jì)

ISE 6.1i版提供了獨(dú)特的高速設(shè)計(jì)能力，如新的時(shí)序約束。例如，新的時(shí)鐘抖動(dòng)約束允許用戶指定真正的數(shù)據(jù)有效窗口，而新增的個(gè)別封裝引腳即時(shí)報(bào)告功能則為源同步設(shè)計(jì)提供了更為準(zhǔn)確的布局和布線結(jié)果。設(shè)計(jì)人員利用Virtex-II和Virtex-II Pro FPGA進(jìn)行設(shè)計(jì)時(shí)可以使用96個(gè)局部高速時(shí)鐘，這些時(shí)鐘的布線可保證時(shí)鐘畸變保持在200 MHz SDR、DDR和QDR RAM接口所要求的范圍內(nèi)。ISE 6.1i還包括了針對(duì)主動(dòng)時(shí)序收斂（ProActive Timing Closure）的用于邏輯布局的增強(qiáng)映射功能，支持基于物理位置做出映射決定 –從而可比ISE 5.2i額外獲得快13%的時(shí)鐘速度和高23%的利用率。同時(shí)，對(duì)于按鈕式設(shè)計(jì)流程，ISE6.1i比ISE 5.2i提供了16%的性能提高。

全球最易于使用的PLD設(shè)計(jì)工具

ISE 6.1i在易用性方面設(shè)立了業(yè)界標(biāo)準(zhǔn)，其新特性和增強(qiáng)功能解決了傳統(tǒng)設(shè)計(jì)瓶頸，可加快設(shè)計(jì)和驗(yàn)證過程。例如，項(xiàng)目瀏覽器（Project Navigator，先進(jìn)的基于設(shè)計(jì)流程的項(xiàng)目管理器）支持Synplicity和Xilinx綜合工具用戶在同一項(xiàng)目中混合使用VHDL和Verilog HDL源代碼，從而允許設(shè)計(jì)人員利用遺留的IP和HDL設(shè)計(jì)資源來獲得盡可能好的結(jié)果。用戶還可連接和啟動(dòng)Xilinx嵌入式設(shè)計(jì)套件（EDK） XPS項(xiàng)目管理器，并可使用新的自動(dòng)網(wǎng)絡(luò)更新（Automatic Web Update）功能。自動(dòng)網(wǎng)絡(luò)更新功能監(jiān)視軟件更新并通知用戶，如果用戶選擇更新，則可下載所需要的文件，從而保證用戶的ISE配置是最新的。

PACE（管腳和區(qū)塊約束編輯器）提供了方便的圖形化管腳布局和管理，新版軟件中其功能大大增強(qiáng)并且還包括了對(duì)新的CPLD器件的支持。PACE現(xiàn)在還支持在實(shí)際編寫HDL代碼設(shè)計(jì)前輸入管腳定義的功能，從而不必等待設(shè)計(jì)完成就可進(jìn)行PCB布局。PACE還支持CSV（逗號(hào)分割值）雙向文件傳輸，因此可更好地實(shí)現(xiàn)與PCB布局設(shè)計(jì)工具的集成。

新版軟件現(xiàn)在支持多個(gè)HDL和SDF文件來匹配設(shè)計(jì)的原始層次結(jié)構(gòu)，這一能力支持在時(shí)序仿真過程中更方便地進(jìn)行調(diào)試。

Xilinx芯片和軟件：代替ASIC的理想解決方案

賽靈思公司經(jīng)過驗(yàn)證的軟件和芯片領(lǐng)導(dǎo)地位加快了業(yè)界范圍內(nèi)從ASIC向FPGA技術(shù)的轉(zhuǎn)變。而且面對(duì)不確定的市場(chǎng)形勢(shì)、飛速上漲的NRE和掩膜成本以及不斷縮短的上市時(shí)間窗口和產(chǎn)品生命周期，客戶越來越希望找到更靈活的低成本解決方案。結(jié)合Virtex-II Pro和Spartan-3 FPGA的新的軟件套件與提供了突破性價(jià)格點(diǎn)、器件密度和性能為設(shè)計(jì)人員提供了一個(gè)替代ASIC的理想解決方案?，F(xiàn)在利用賽靈思公司先進(jìn)的設(shè)計(jì)軟件，設(shè)計(jì)人員只需要“按幾下按鈕”就可充分利用賽靈思公司提供的高達(dá)500萬系統(tǒng)門的全球第一個(gè)90 nm FPGA系列——Spartan-3系列，大大縮短總體設(shè)計(jì)時(shí)間和成本，同時(shí)還避免了傳統(tǒng)上與ASIC相關(guān)的驗(yàn)證難題。

此外，賽靈思解決方案為設(shè)計(jì)人員提供了一個(gè)比所謂的“結(jié)構(gòu)化ASIC”更優(yōu)異的解決方案。后者面臨著開發(fā)時(shí)間長和前期成本高以及缺少賽靈思FPGA所具有的靈活性、價(jià)格低廉的軟件工具和強(qiáng)大的IP庫等多方面的問題。賽靈思FPGA內(nèi)在的可重編程能力可加快設(shè)計(jì)調(diào)試并降低總體支持成本，從而使設(shè)計(jì)人員可更快地將產(chǎn)品推向市場(chǎng)。

評(píng)估版本、平臺(tái)和供貨情況

ISE 6.1i支持所有領(lǐng)先的賽靈思產(chǎn)品系列，包括該公司的Virtex-II Pro系列FPGA、Spartan-3系列FPGA和和 CoolRunner-II CPLD。ISE軟件包的所有版本都支持Windows 2000和Windows XP操作系統(tǒng)，而ISE Foundation、ISE Alliance和ISE BaseX還支持Linux RedHat 7.3和8.0版。ISE Foundation 和 ISE Alliance 還支持Solaris。所有登記過的Xilinx客戶都會(huì)在9月初收到相應(yīng)的ISE升級(jí)版本。ISE WebPACK 6.1i版將于2003年9月中旬提供免費(fèi)下載。通過www.xilinx.com/cn，ISE還提供免費(fèi)、時(shí)間有限制及全功能的評(píng)估版本。有關(guān)ISE的更多細(xì)節(jié)，請(qǐng)?jiān)L問www.xilinx.com/cn/faster。