Sigma-Delta模/數轉換器包含模擬Sigma-Delta調制器和數字抽取濾波器兩部分。數字部分技術相對成熟，且仿真結果與實際結果比較接近。而調制器部分則由于各種因素的影響，需要大量的行為級仿真來預估其性能，因此對調制器的行為級建模十分重要。

        帶通Sigma-Delta調制器常用的行為級仿真工具是基于Simulink仿真環境的SD Toolbox^[1]工具箱，但是該工具箱中只有兩個延時單元的諧振器模型，因此無法對一個延時單元或無延時單元的諧振器進行模擬。而使用DD結構實現的一個延時單元或無延時單元的諧振器又較為常見^[2-4]。因此為對這一類型的諧振器進行行為級仿真，需要構建相應的模擬單位延時器Simulink模型。

        本文首先就模擬單位延時器的非理想因素進行了分析，并給出了相應的Simulink模型。然后，利用所構建的模塊搭建了DD類型的帶通Sigma-Delta調制器。仿真結果表明，構建的模型較為接近實際結果。

1 非理想因素分析及相應的Simulink模型

        開關電容模擬單位延時器電路中的非理想因素包括時鐘抖動、KT/C噪聲以及運放參數（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）等^[5]。這些非理想因素可以通過Simulink模塊或Matlab函數來模擬。

1.1 時鐘抖動

        開關電容電路依賴電路的每個時鐘周期內電荷的完全轉移來實現相應的濾波、積分或延時等功能。但是即使是理想情況下，開關電容電路仍存在一種誤差——時鐘抖動誤差。它不依賴于具體的電路功能及結構，并且其對電路的影響可以通過其對電路的輸入信號的影響來描述。具體到開關電容電路實現的帶通Sigma-Delta調制器中，采樣時鐘的抖動導致了非均勻采樣，從而增加了總的量化器輸出誤差功率。其幅度與抖動的統計特性及調制器的輸入信號有關。對于一個正弦信號x(t)=Asin(2πf_in t)，輸入到抖動時間為δ的開關電容電路中，相應的誤差為：

        利用Simulink模塊構建的時鐘抖動模型如圖1所示，其中抖動時間δ通過高斯隨機過程來模擬。

1.2 熱噪聲

        開關電容帶通Sigma-Delta調制器電路重要的噪聲源之一是與采樣開關及運放固有噪聲相關的熱噪聲^[6]。由于后級運放及開關電容處于負反饋環路中，其噪聲會被調制器噪聲整形，故影響調制器噪聲性能的主要因素是輸入級采樣電容和運放。

        熱噪聲是由載流子的不規則熱運動引起的白頻譜寬帶信號，其帶寬僅受開關電容的時間常數和運放帶寬限制。

1.2.1 采樣電路熱噪聲

        在開關電容電路中，開關在導通期間可以被看作是一個電阻，其等效熱噪聲的單邊、類白噪聲的功率譜密度為：

其中k是玻爾茲曼常數，T是絕對溫度，R_on是開關導通時的等效電阻。

        在采樣網絡中，開關的熱噪聲通過由R_on和C_s構成的一階低通濾波器進行濾波，其傳遞函數為：

        另外，輸入級運放通常有多個采樣電容，分別與輸入信號及反饋信號相連，它們都會引入熱噪聲。

1.2.2 運放噪聲

        運放噪聲包括熱噪聲、閃爍噪聲和直流偏移等，但是具體到帶通Sigma-Delta調制電路中，由于信號的頻率處于中頻處，故可以忽略閃爍噪聲和直流偏移^[7]。就仿真而言，它等效于在調制器輸入加上一個干擾信號。因此構建的運放噪聲模型如圖3所示。

1.3 模擬延時器的非理想因素

        開關電容實現的模擬單位延時器由于運放有限的增益和帶寬、擺率及飽和電壓等非理想因素的影響而與理想特性存在一定的偏差。延時電路如圖4所示。

1.3.1 運放有限增益

        由于運放的增益有限，導致延時器泄露。參照圖4，根據電荷守恒，有：

1.3.2 運放有限帶寬和擺率

        運放有限的帶寬和擺率對單位延時電路性能的影響是相互關聯的，并可看作非線性增益。第n+1個時鐘周期內，開關電容延時器中的運放輸出節點^[8]有：

        考慮以下兩種情況：

        (1)由式(12)得到的值比運放的擺率SR小。這種情況下，擺率并不會對延時器性能造成影響并且延時器輸出也滿足式(11)。

        (2)由式(12)得到的值比運放的擺率SR大。這種情況下，運放處在轉換狀態，因此v₀(t<t₀)的瞬時轉換狀態的第一部分是線性的，其斜率為SR。假設t₀<T，則有：      

        綜合考慮運放的各種非理想因素后構建的單位延時器模型如圖5所示，其中有限增益通過小于1的系數alfa來模擬，帶寬及擺率使用Matlab函數來模擬，而飽和電壓利用Simulink中的飽和度模塊來模擬。

2 仿真結果及比較

        應用構建的Simulink模型搭建DD類型的帶通Sigma-Delta調制器如圖6所示。參照參考文獻[4]設定仿真所使用的參數及調制器的非理想因素，如表1和表2所示。

        仿真結果如圖7所示。其中信噪比為74.7 dB，有效位為12.12 bit。

        將應用本文模塊所構建的帶通調制器與SD Toolbox及參考文獻[4]中的實際開關電容電路相比較，結果如圖8所示。結果表明，使用模擬單位延時器模型構建的帶通Sigma-Delta調制器與實際的電路仿真結果較為接近。

        另外，應用Simulink中的scope模塊可以觀察每個運放的輸出，進而判斷其是否過載，以便及時修改相應的參數進行優化。

        本文通過研究開關電容單位延時電路，分析了電路中的各種非理想因素，并且利用Simulink模塊及Matlab函數構建了一整套模擬單位延時器模型用于帶通Sigma-Delta調制器的行為級仿真。該模型包括調制器的大多數非理想特性：時鐘抖動、KT/C噪聲以及運放參數（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）。利用這一模型可以對具有一個延時單元或無延時單元的諧振器進行模擬，在比較短的仿真時間內預估對應調制器的性能，進而對電路參數進行優化以滿足設計要求。

參考文獻

[1] SCHREIER R.SD Toolbox[EB/OL].(2002-09-30)[2014-03-22].http：//www.mathworks.cn/matlabcentral/fileexchange/2460-sd-toolbox.

[2] HAIRAPETIAN A.An 81-MHz IF receiver in CMOS[J].IEEE J. of Solid-State Circuits，1996，31(15)：1981-1986.

[3] SALO T，LINDFORS S，HALONEN K.A low-voltage single-Opamp 4th-order band-pass &Delta;&sum;-modulaor[C].IEEE Symp.on Circuits and Systems，2001：352-355.

[4] LONGO L，HOMG B.A 15b 30 kHz bandpass Sigma-Delta modulator[C].In Proc.ISSCC，San Francisco，CA，Feb.1993：226-227.

[5] NORSWORTHY S R，SCHREIER R，TEMES G C.Delta-Sigma data converters theory，design，and simulation[M].New York：IEEE Press，1997.

[6] SCHREIER R，TEMES G C.Understanding Delta-Sigma data converters[M].New York：IEEE Press，1997.

[7] MALCOVATI P，BRIGATI S，FRANCESCONI F，et al.Behavioral modeling of switched capacitor sigma-delta modulators[J].IEEE Trans.ISCASI，2003，50(3)：352-364.

[8] 比查德&middot;拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2002.