采樣率轉換技術在數字語音信號處理中應用十分廣泛，例如在混音操作時，要求各個音頻信號具有相同的采樣頻率，因此必須在混音前進行音頻信號采樣率轉換SRC(Sample Rate Conversion)。常用的音頻信號采樣率有32 kHz、44.1 kHz、48 kHz和96 kHz。當采樣率轉換進行非整數倍轉換時(如44.1 kHz轉換為48 kHz)，就會出現噪聲，而噪聲的大小是由轉換器本身以及算法的優劣來決定的。采用通用多相濾波器直接進行采樣率轉換時會占用大量的硬件資源，而采用Farrow結構濾波器就可以避免硬件資源浪費。Farrow結構濾波器是一種基于分段多項式脈沖響應且可以實現任意采樣率轉換的高效硬件結構，以內插、多項式濾波和抽取操作級聯的方式來實現任意因子的采樣率轉換。

式中，P為級聯多項式的長度，N為分段多項式的階數，cl(n)為分段多項式濾波系數，vl(m)為中間變量。由上式可知，根據輸入和輸出采樣率(即1/T1、1/T2)便可計算出該濾波器的多項式的系數。為進一步減少硬件乘法器的數目，對Farrow結構濾波器進行改進設計[2-4]，如圖1所示。由于該濾波器獨特的對稱性特點，可以減少50%的濾波系數，實現了硬件的精簡。

1.2 音頻信號異步采樣率轉換
    通用音頻信號異步采樣率轉換IP Core除核心部分的Farrow結構濾波器之外,還包括自動采樣率檢測、控制模塊和輸出FIFO模塊,采用硬件描述語言Verilog實現音頻信號異步采樣率轉換IP Core的硬件框圖如圖2所示。其中Farrow結構濾波器采用上述改進型設計方式，其分段多項式長度P為8，分段多項式最高階數N為3，主時鐘clk頻率為3.072 MHz或2.822 4 MHz(根據輸入或輸出采樣率是否為44.1 kHz而定)。自動采樣率檢測及控制模塊通過高速時鐘clk對輸入采樣時鐘clk_in和輸出采樣時鐘clk_out的周期(即T1和T2)進行計數,完成內插因子和抽取因子及其相關的計算[5]，同時計算出μm，提供給Farrow結構濾波器模塊。

2 對IP Core的聯合仿真及驗證
2.1仿真驗證平臺
    在對Farrow濾波器算法IP的設計驗證過程中，利用Simulink和ModelSim的綜合優勢進行多工具聯合仿真，將有助于加快算法原型的實現。
    傳統的Simulink和ModelSim聯合仿真方法主要有兩種： (1)通過文件讀寫交互方式；(2)ModelSim中通過FLI(Foreign Language Interface)[6]或DPI(Direct Programming Interface)調用 Matlab引擎庫函數的方式。這兩種方式存在實現難度大、仿真效率較低、靈活性較差的問題。新版本的Simulink中所帶有的EDA Simulator Link[7]提供了其與ModelSim仿真工具進行快速、雙向聯合仿真的接口,是對FPGA 和ASIC的硬件設計流程進行無縫連結聯合仿真的接口擴展模塊，由于具有組件建模和可視化等優點，因此,可快速有效地進行算法與架構間的評估及設計驗證。
    Simulink模型庫中的EDA Simulator Link通過服務器/客戶端的架構與ModelSim仿真器進行雙向聯合仿真時，ModelSim為服務器,而Simulink為客戶端。EDA Simulator Link提供HDL Cosimulation模塊，將待驗證的HDL IP模塊在Simulink驗證平臺中實例化，通過圖形化界面設置兩者之間的對應關系。其中仿真激勵可以由Simulink工具箱提供的各種信源模塊庫所構成的子系統(Subsystem)產生，也可由其他的HDL Cosimulation模塊產生，實現對算法IP的驗證測試平臺如圖3所示。

2.2 聯合仿真的實現
    利用EDA Simulator Link及Simulink工具箱，對HDL實現的Farrow結構濾波器算法IP進行仿真設計。其中仿真激勵為50 Hz~7 kHz的音頻正弦波信號或真實的語音信號;系統時鐘控制模塊clk_gen為IP Core提供時鐘信號;Farrow_matlab_model模塊是在Simulink中搭建的Farrow濾波器的參考模型。整個平臺中任何模塊(包括HDL Cosimulation模塊)的內部信號均可輸出至VCD格式的波形文件中，再利用ModelSim的vcd2wlf命令將。VCD文件轉換成.WLF文件，以便在ModelSim中查看其時序波形。
    具體的聯合仿真流程如下：
    (1)啟動Matlab,搭建Simulink的驗證平臺,通過Simulink模型庫中的HDL Cosimulation block設置與 HDL模塊的映射關系。
    (2)啟動ModelSim，編譯HDL實現的算法IP。
    (3)在ModelSim中用vsimulink命令啟動ModelSim服務器,建立聯合仿真。如:vsimulink work.farrow_core-socket 5002。
    (4)在Simulink中啟動仿真。
    (5)仿真結束，查看結果，評估算法IP。
2.3 仿真結果及分析
    圖4、圖5是輸入激勵信號為2 kHz的正弦波，采樣率從32 kHz轉換到48 kHz時的仿真結果。

    通過對仿真結果進行分析發現，Farrow結構濾波輸出的噪聲信號被抑制到-90 dB以下。對真實語音信號的異步采樣率轉換輸出進行了客觀評價，其清晰度及自然度與原語音信號無明顯差別。
    本文給出利用Simulink和ModelSim實現的聯合仿真實例，驗證了HDL實現的音頻采樣率轉換IP具有極小的相位延遲，功能正確、性能良好，完全滿足通用的音頻信號采樣率轉換要求。此聯合仿真平臺結合多種EDA仿真工具的優勢，大大減少了驗證代碼的復雜度，縮短了IP開發設計及驗證周期。與傳統的HDL算法IP驗證平臺相比，在數據可視化、數據計算分析和交互式環境等方面都具有不可比擬的優勢。
參考文獻
[1] SINGH N. Implementation of farrow structure-based interpolator using cubic polynomial approximation[J]. Interational Journal of VLSI and Signal Processing Applications, 2011(1):70-73.
[2] PUN C K S. On the design and efficient implementation of farrow structure[C]. IEEE Signal Processing Letters, 2003.
[3] VESMA J, SARAMAKI T. Design and properties of polynomial-based fractional delay filters[J]. IEEE International Symposium on Circuits and Systems， 2000(3):104-107.
[4] 鄧軍,楊銀堂.一種基于并行處理技術的插值濾波算法及其FPGA實現[J].微電子學與計算機,2010(11):82-85.
[5] PALNITKAR S.Verilog HDL 數字設計與綜合(第2 版)[M].夏宇聞,等譯.北京：電子工業出版社, 2007.
[6] 胡軍強.基于Modelsim FLI接口的FPGA仿真技術[J].電子技術應用,2002，28(7):75-77.
[7] EDA Simulator Link user’s guide 2011b[R]. The MathWorks, Inc., 2011.