文獻標識碼： A
文章編號： 0258-7998(2013)03-0077-03
近年來，數據采集在現代工業生產及科學研究中的重要地位日益突出，對數據采集的速率和采集通道數的提出了更高的要求[1]。隨著采樣頻率和采樣通道數的增加，如何快速有效地將大量采集到的數據傳輸到處理設備成為一個嚴峻的問題。特別是當處理設備和數據采集設備之間的距離較遠時，這個問題顯得尤為突出。對于一個8通道、12位精度、20 MHz采樣頻率的系統,所需的傳輸速率為1 920 Mb/s。傳統數據采集卡多采用基于PCI、USB總線接口，這些接口擴展性差、結構復雜、傳輸速率和傳輸距離有限，使得其不適合在上述系統下使用。而光纖通信具有傳輸速率快，傳輸距離遠、抗干擾能力強等優點，能夠很好解決上述問題。
1 系統的設計
本系統以FPGA芯片為控制核心[2-3]，控制A/D對8路模擬通道進行20 MHz采樣,采樣的精度為12位，將采集的數據實時地發送到接收板上處理。
如果采樣頻率和數據發送頻率都是20 MHz，則總共需要8路光端機才能將每路信號轉化為光信號傳輸出去，然后在接收端通過8路光端機將光信號還原為電信號，傳給處理設備。這樣的系統顯然將十分復雜，實現起來非常困難。為此，本文設計基于時分復用的數據傳輸方式，提高了數據傳送效率，有效地將8路光端機減少到3路。
為了實現時分復用，本系統的數據發送端將A/D采集到的96 bit數據分成3組，設為A、B、C三組，每組32 bit。每組在第N個數據發送時鐘上升沿控制A/D采集96 bit數據,在第N個發送時鐘下降沿發送每組32 bit數據中的前16 bit數據，在第N+1個發送時鐘下降沿發送每組32 bit數據中后16 bit數據。重復以上操作，就可以實現分時復用的數據傳輸方式。數據發送部分的時鐘為A/D采樣時鐘的兩倍,保證所有A/D采集到的數據都能傳輸出去。
在系統的接收端，執行與發送端相反的操作。接收端對接收到的數據做解復用操作,把96位數據還原出來。最終設計系統的數據采集發送和接收硬件框圖如圖1和圖2所示。
2 硬件電路的實現
2.1 采樣電路
數據采集是整個系統的核心功能之一。系統使用ADI公司的高速數據轉換器AD9235。AD9235的模擬輸入端采用的是差分信號，選擇差分輸入信號，能夠提高A/D輸出的信噪比[4]。電路如圖3所示。而信號發生器產生的信號是單端信號，需要將其先轉換為差分信號再采樣。使用ADI公司的AD8138芯片完成信號的單端轉差分工作。AD8138具有帶寬大、使用簡單的優點，支持單電源供電，是單端轉差分信號的理想選擇[5]。電路如圖4所示。
2.2 串并轉換電路
串并轉換芯片使用的是TI公司的TLK1501，它具有16 bit發送/接收數據接口，內部能夠完成串并/并串轉化和8B/10B編碼功能[6-7]。
之所以在光端機前面加一個串并轉換芯片TLK1501，是因為每個光纖通道同一時刻只能傳輸一位數據。16 bit并行數據必須先經過并串轉換，才能通過光纖逐位傳輸出去。同時，接收端為了能夠將接收到的串行數據流恢復，需要從串行數據流中提取到同步時鐘信號，而對于一般的串行數據流這是很難完成的。但是如果串行數據流采用某種編碼方式使得1和0出現的次數差不多，提取同步時鐘信號就會變得簡單得多。8 B/10 B編碼即是滿足這一要求的編碼方式。
2.3 光收發模塊電路
本系統使用1X9 1.25 Gb/s的光收發模塊實現光電轉換，它具有體積小，功耗低等優點。接口電路如圖5所示。
光收發模塊電路必須要注意以下問題：
(1)TLK1501輸出的串行數據流為CML電平，而光收發模塊的輸入信號只支持LVPECL/PECL電平。需要一個電阻網絡將CML電平轉換到LVPECL電平。(2)由于串行數據流的速率高達640 Mb/s,必須要注意信號的完整性問題。(3)光收發模塊對電源噪聲敏感，電源需要充分去耦。
3 FPGA軟件的實現和系統測試
3.1 FPGA程序模塊
FPGA的程序由Verilog語言編寫,整個系統分為PLL模塊、時鐘控制模塊、發送控制模塊及接收數據模塊。發送數據模塊負責TLK1501控制、數據復用功能。接收數據模塊負責TLK1501控制、數據解復用功能。
發送數據模塊如圖6所示。
3.2 TLK1501控制要點
根據TLK1501芯片手冊，TLK1501在正常傳輸數據前，需要首先進行同步操作，同步可以通過發送同步碼的方式實現。保持發送板TLK1501的TX_EN、TX_ER管腳電平為0、0，發送同步碼。此時如果接收板正確接收數據， TLK1501接收端的RX_ER、RX_DV管腳電平也應該為0、0。
當收發同步做好后，就可以進行正常的數據傳輸了。此時保持發送板TX_EN、TX_ER為1、0，將需要發送數據寫入TXD端。接收板如果正確接收數據，RX_DV、RX_ER也應該為1、0，RXD輸出的就是接收到的數據。
3.3 系統測試
對每一光纖通道分別進行測試。發送模塊通過FPGA控制A/D按照20 MHz的頻率采樣輸入信號，將采集的數據傳輸給TLK1501。數據經過8 B/10 B編碼、并串轉換、電光轉換，最后通過光纖發送出去。使用QuartusII自帶的邏輯分析儀得到發送時序圖如圖7所示，其中TXD為復用后的發送波形。
接收模塊通過數據，通過光電轉換、串并轉換、8 B/10 B解碼，還原出A/D的采樣數據。接收時序圖如圖8所示。RXD為接收的復用波形，dat1(正弦波)和dat2(鋸齒波)為解復用后得到的兩路信號。
基于光纖傳輸的高速數據采集傳輸系統，運行穩定，三路的總數據傳輸速率達到了1 920 Mb/s，并且這個速率還能進一步提高。使用光纖對數據進行傳輸可以有效提高數據傳輸的效率，增加數據傳輸的距離，減少系統復雜度，特別適合復雜環境下的數據采集和傳輸，具有十分重要的實用價值。
參考文獻
[1] 王瑋，馮永茂，丁鐵夫.基于FPGA的高速數據傳輸芯片控制器設計[M]. 電子器件,2008(3):845-848.
[2] 王金明.數字系統設計與Verilog HDL[M]. 北京:電子工業出版社, 2009.
[3] CycloneII Device Handbook[M]. Altera Corporation,2005.
[4] Analog Device Inc. AD9235 data sheet[EB].http://www.analog.com/zh/analog-to-digital-converters/ad- converters/ad9235/products/product.html,2004.
[5] Analog Device Inc.AD8138 data sheet[EB]. http://www.analog.com/zh/all-operational-amplifiers-op-amps/operational-amplifiers-op-amps/ad8138/products/product.html，2006.
[6] Texas Instruments.TLK1501 data sheet[EB].http://www.ti.com.cn/product/cn/tlk1501，2003.
[7] Texas Instruments. TLK1501應用指南[EB].http://www.ti.com.cn/cn/lit/an/zhca077/zhca077.pdf,2010.