摘 要： 提出了一種基于觸發(fā)器行為的J、K激勵(lì)函數(shù)的最小化方法，并通過同步時(shí)序邏輯電路的設(shè)計(jì)來體現(xiàn)該方法的優(yōu)越性。
關(guān)鍵詞： J、K觸發(fā)器；激勵(lì)函數(shù)；同步時(shí)序邏輯電路
在數(shù)字邏輯電路的設(shè)計(jì)中，遵循的設(shè)計(jì)準(zhǔn)則是[1]：在保證所設(shè)計(jì)的時(shí)序邏輯電路具有正確功能的前提下，觸發(fā)器的激勵(lì)函數(shù)應(yīng)該最小化，從而簡(jiǎn)化電路結(jié)構(gòu)，即使用較簡(jiǎn)單且較少的門電路。簡(jiǎn)化電路結(jié)構(gòu)也可帶來減少電路面積、降低電路功耗、減低電路成本等一系列的優(yōu)點(diǎn)。因此，簡(jiǎn)化電路是邏輯設(shè)計(jì)的主要目標(biāo)。
用JK觸發(fā)器進(jìn)行時(shí)序邏輯電路設(shè)計(jì)時(shí)，目前主要文獻(xiàn)介紹的方法是[2]：先求觸發(fā)器最小化的次態(tài)函數(shù)，再與觸發(fā)器的特性方程對(duì)比求J、K激勵(lì)函數(shù)。但大家會(huì)發(fā)現(xiàn)使用該方法不但非常繁瑣而且不能保證獲得的J、K激勵(lì)函數(shù)是最小化的。同時(shí)次態(tài)函數(shù)和J、K激勵(lì)函數(shù)對(duì)應(yīng)關(guān)系不明顯，對(duì)于邊沿J、K觸發(fā)器的同步時(shí)序電路設(shè)計(jì)也變得無規(guī)律所尋。
所以本文在深入分析J、K觸發(fā)器的激勵(lì)函數(shù)和次態(tài)函數(shù)關(guān)系的基礎(chǔ)上，提出了一種基于觸發(fā)器行為的J、K激勵(lì)函數(shù)的最小化方法[3]并結(jié)合次態(tài)聯(lián)合卡諾圖進(jìn)行化簡(jiǎn)，同時(shí)通過同步時(shí)序邏輯電路的設(shè)計(jì)來體現(xiàn)該方法對(duì)激勵(lì)函數(shù)最小化的簡(jiǎn)便之處。
（3）優(yōu)越性分析
本次設(shè)計(jì)利用了次態(tài)聯(lián)合卡諾圖，設(shè)計(jì)更加精確合理。通過激勵(lì)函數(shù)最小化的方法使得設(shè)計(jì)的邏輯電路能達(dá)到最優(yōu)化。最后在檢驗(yàn)自啟動(dòng)功能時(shí)，無需將無效狀態(tài)對(duì)應(yīng)的編碼代入次態(tài)函數(shù)表達(dá)式中計(jì)算次態(tài)，而只要根據(jù)聯(lián)合卡諾圖的分圖來檢驗(yàn)自啟動(dòng)，無需計(jì)算，準(zhǔn)確又方便地描述了現(xiàn)態(tài)與次態(tài)的轉(zhuǎn)換關(guān)系。
通過認(rèn)識(shí)目前對(duì)激勵(lì)函數(shù)最小化的不足，本文則從J、K觸發(fā)器的激勵(lì)函數(shù)和次態(tài)函數(shù)的關(guān)系出發(fā)，進(jìn)一步結(jié)合次態(tài)聯(lián)合卡諾圖推導(dǎo)出了一種激勵(lì)函數(shù)最小化的方法。同時(shí)通過對(duì)邊沿J、K觸發(fā)器的同步時(shí)序電路設(shè)計(jì)表現(xiàn)了該方法的簡(jiǎn)單可行。對(duì)于時(shí)序電路自啟動(dòng)功能的檢查，無論涉及到同步時(shí)序電路還是異步時(shí)序電路，本文的方法都具有其獨(dú)特優(yōu)勢(shì)。
參考文獻(xiàn)
[1] 吳訓(xùn)威，陳豪.基于觸發(fā)行為的J、K激勵(lì)函數(shù)的最小化技術(shù)[J].浙江大學(xué)學(xué)報(bào)（理學(xué)版），2004，31（2）：163-166.
[2] 余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程[M].北京：高等教育出版社，1998.
[3] 任駿原，張鳳云.電子線路專題研究[M].成都：西南交通大學(xué)出版社，1995.
[4] ROFAILSS M， KS Y. Design of high performance double edge-riggered flip2flops[J]. Circuits Devices Syst，2000，147（56）：219-223.
[5] 吳訓(xùn)威，陳豪．關(guān)于檢驗(yàn)與消除競(jìng)爭(zhēng)冒險(xiǎn)的完整代數(shù)分析[J]．浙江大學(xué)學(xué)報(bào)（理學(xué)版），2003，30（6）：655-656．
[6] 盧容德．聯(lián)合卡諾圖在邏輯電路分析中的應(yīng)用[Ｊ]．長(zhǎng)江大學(xué)學(xué)報(bào)（自然科學(xué)版），２００９，６（４）：６１－６５．