近年來，隨著電子產(chǎn)品的日益復(fù)雜化和多樣化，對(duì)穩(wěn)壓電源的要求不斷提高，促使穩(wěn)壓電源向高穩(wěn)定性、高集成度和低功耗等方向發(fā)展。而低壓差（LDO）穩(wěn)壓器由于其結(jié)構(gòu)簡(jiǎn)單、成本低、功耗低等優(yōu)點(diǎn)，在便攜式電子產(chǎn)品(如筆記本電腦、手機(jī)和PDA等)中得到了十分廣泛的應(yīng)用[1-2]。

    當(dāng)LDO的電源電壓或負(fù)載有一個(gè)快速的變化時(shí)，輸出電壓會(huì)有一個(gè)短暫的尖峰脈沖，此尖峰脈沖會(huì)導(dǎo)致大多數(shù)的電路工作不穩(wěn)定，因此，改善電路的瞬態(tài)性能十分重要[3]。傳統(tǒng)的LDO結(jié)構(gòu)中，電路多使用單級(jí)誤差放大器，這種結(jié)構(gòu)從輸出電壓發(fā)生變化到反饋給誤差放大器做出調(diào)整有一定的遲滯，導(dǎo)致輸出產(chǎn)生尖峰脈沖。為了減小遲滯時(shí)間、改善瞬態(tài)性能，設(shè)計(jì)了一種采用米勒補(bǔ)償?shù)?a class="innerlink" href="http://www.jysgc.com/tags/兩級(jí)誤差放大器" title="兩級(jí)誤差放大器" target="_blank">兩級(jí)誤差放大器結(jié)構(gòu)，第一級(jí)主放大器決定LDO的主要性能參數(shù)，第二級(jí)放大器對(duì)輸出瞬變做出快速響應(yīng)，從而改善電路的瞬態(tài)響應(yīng)性能。這種結(jié)構(gòu)無需片外電容，芯片面積小，可在片上集成。
1 工作原理與性能分析
    圖1為傳統(tǒng)的LDO結(jié)構(gòu)，主要由帶隙基準(zhǔn)源、誤差放大器、功率調(diào)整管和反饋網(wǎng)絡(luò)等四部分組成。基準(zhǔn)源給誤差放大器提供一個(gè)基準(zhǔn)電壓，電阻反饋網(wǎng)絡(luò)將輸出電壓分壓后反饋給誤差放大器，放大器將基準(zhǔn)電壓和反饋電壓比較后的差值進(jìn)行放大后輸出作為調(diào)整管的柵極電壓，改變調(diào)整管的電流，進(jìn)而調(diào)整輸出電壓，使輸出電壓保持恒定。輸出電壓的表達(dá)式為VOUT=VREF(1+Rf1/Rf2)，當(dāng)基準(zhǔn)電壓確定后，輸出只與反饋電阻有關(guān)系。因此，可通過改變反饋電阻的比值來改變輸出電壓的大小，實(shí)現(xiàn)多值輸出。

    傳統(tǒng)的LDO結(jié)構(gòu)采用ESR(Equivalent Series Resistance)補(bǔ)償，CL是輸出端外接的大電容，RESR為串聯(lián)等效電阻，利用CL與RESR產(chǎn)生的零點(diǎn)對(duì)電路中的第一非主極點(diǎn)進(jìn)行補(bǔ)償，使電路達(dá)到穩(wěn)定[4]。這種補(bǔ)償方式需要電容和電阻的取值在一定的范圍內(nèi)才能使環(huán)路穩(wěn)定。而電阻值容易受到環(huán)境溫度和工藝等因素的影響，所以補(bǔ)償不精確，環(huán)路穩(wěn)定性較差[5]。且補(bǔ)償電容需大面積片外電容，使得芯片面積較大，不能滿足高集成度的要求。
    本設(shè)計(jì)針對(duì)傳統(tǒng)結(jié)構(gòu)的諸多缺點(diǎn)做了有效的改進(jìn)。如圖2所示，設(shè)計(jì)了一種兩級(jí)誤差放大器結(jié)構(gòu)的LDO線性穩(wěn)壓器。主放大器A1是標(biāo)準(zhǔn)的折疊式共源共柵放大器，這種結(jié)構(gòu)使電源抑制特性和輸入共模范圍得到改進(jìn)[6]，它決定了LDO的主要性能參數(shù)，用來確保LDO的良好性能；放大器A2是一個(gè)快速放大器，其結(jié)構(gòu)如圖3所示，只有增益級(jí)和一個(gè)AB類輸出級(jí)，主要對(duì)LDO輸出電壓進(jìn)行監(jiān)控，AB類放大器可縮短充電時(shí)間[7]，以快速響應(yīng)瞬變，進(jìn)而進(jìn)行調(diào)節(jié)。

    當(dāng)需供電電路在不同模式之間切換時(shí)，負(fù)載電流會(huì)有一個(gè)快速的變化，從而導(dǎo)致輸出電壓改變，直到調(diào)整管調(diào)節(jié)此變化使輸出穩(wěn)定。使用圖1所示的單級(jí)誤差放大器時(shí)，從輸出電壓發(fā)生變化到誤差放大器做出反應(yīng)的過程中，由于需要對(duì)寄生電容進(jìn)行充電，因此將有一定的延遲效應(yīng)。延遲效應(yīng)會(huì)使輸出電壓有一個(gè)尖峰脈沖，因此減小延遲時(shí)間可使輸出瞬變減小。在圖2所示的電路中，使用兩級(jí)誤差放大器串聯(lián)的方式可有效改善這一性能。當(dāng)負(fù)載電流發(fā)生變化時(shí)，輸出電壓的變化通過R2反饋到快速誤差放大器A2，與前一級(jí)的輸出相比，它不需很大面積的調(diào)整管，因此寄生電容較小。可對(duì)寄生電容進(jìn)行快速充電，對(duì)輸出電壓的變化做出快速響應(yīng)，從而縮短延遲時(shí)間、減小尖峰脈沖電壓，因此可以改善它的負(fù)載瞬態(tài)響應(yīng)性能。當(dāng)LDO達(dá)到穩(wěn)態(tài)時(shí)，它的輸入差值為零，所以不改變整體性能參數(shù)。同時(shí)，這種結(jié)構(gòu)不需要使用大寬長(zhǎng)比的功率調(diào)整管就可以達(dá)到較高的負(fù)載電流能力，可有效減小芯片面積。
    運(yùn)用米勒補(bǔ)償方法對(duì)電路進(jìn)行補(bǔ)償，通過在輸出級(jí)與第二級(jí)跨導(dǎo)的輸入級(jí)之間跨接一個(gè)電容來實(shí)現(xiàn)，如圖2所示。在前饋通路中加入一個(gè)電阻與補(bǔ)償電容串聯(lián)，增大補(bǔ)償電路在高頻時(shí)的阻抗值，從而減小前饋電流，使得右半平面的零點(diǎn)推至高頻處，甚至消除，留下一個(gè)左半平面的零點(diǎn)，以增加環(huán)路的相位裕度[8]。
2 整體電路設(shè)計(jì)與性能仿真
2.1 整體電路設(shè)計(jì)
    如圖4所示，LDO的核心電路主要由偏置電路、一級(jí)誤差放大器、功率調(diào)整管、二級(jí)誤差放大器等四部分組成。偏置電路通過電流鏡為整個(gè)電路提供偏置電流，保證靜態(tài)工作點(diǎn)；一級(jí)誤差放大器采用折疊式共源共柵結(jié)構(gòu)，具有增益高、擺幅大、速度高等優(yōu)點(diǎn)；功率管選用PMOS管，利于增大負(fù)載電流；第二級(jí)誤差放大器采用快速放大器，對(duì)輸出電壓的變化做出快速的調(diào)節(jié)。

2.2 電路性能仿真
    基于SMIC 0.18 μm CMOS工藝設(shè)計(jì)了一種電源電壓為5 V、輸出為1.8 V的LDO穩(wěn)壓器電路，芯片面積為150 μm×105 μm。對(duì)電路進(jìn)行仿真，如圖5所示。當(dāng)溫度從-40 ℃到125 ℃變化時(shí)，輸出電壓的溫度系數(shù)為10×10-6/℃，可見輸出電壓隨溫度變化很小。電路的靜態(tài)電流為37 μA，可實(shí)現(xiàn)低功耗供電。
    圖6所示為L(zhǎng)DO在負(fù)載電流為45 mA、頻率從0.1 Hz到100 MHz變化時(shí)的幅頻和相頻特性曲線。當(dāng)相位裕度大于60°時(shí)，環(huán)路可達(dá)到穩(wěn)定，相位裕度越大，環(huán)路穩(wěn)定性越好，但時(shí)間響應(yīng)減慢[9]。因此，應(yīng)在穩(wěn)定性和響應(yīng)時(shí)間之間做折中考慮。從圖中可以看出，環(huán)路的相位裕度為74°，單位增益帶寬為4 MHz，環(huán)路可達(dá)到很好的穩(wěn)定性。

    LDO的線性和負(fù)載瞬態(tài)響應(yīng)特性曲線如圖7所示。圖7(a)為線性瞬態(tài)響應(yīng)特征曲線。從圖中可看出，當(dāng)輸入電壓從4.5 V到5.5 V變化時(shí)，輸出電壓變化僅為48 mV左右；圖7(b)為負(fù)載瞬態(tài)響應(yīng)特性曲線，從圖中可看出，當(dāng)負(fù)載電流從0 mA到60 mA變化時(shí)，輸出電壓變化僅為5 mV左右。因此，本結(jié)構(gòu)瞬態(tài)跳變遠(yuǎn)小于其他電路結(jié)構(gòu)。

    本文設(shè)計(jì)了一種米勒補(bǔ)償?shù)膬杉?jí)誤差放大器結(jié)構(gòu)的LDO線性穩(wěn)壓器，通過兩級(jí)誤差放大器串聯(lián)結(jié)構(gòu)縮短輸出變化與放大器反應(yīng)之間的延遲時(shí)間，改善輸出電壓的瞬態(tài)響應(yīng)特性。同時(shí)，采用電阻與補(bǔ)償電容串聯(lián)的米勒補(bǔ)償方式對(duì)環(huán)路進(jìn)行補(bǔ)償，增加環(huán)路的穩(wěn)定性。SMIC 0.18 μm CMOS 工藝下的仿真結(jié)果表明，電路的整體版圖面積為150 μm×105 μm，環(huán)路的相位裕度為74°；電源電壓從4.5 V到5.5 V變化時(shí)，線性瞬態(tài)跳變?yōu)?8 mV；負(fù)載電流從0 mA到60 mA變化時(shí)，負(fù)載瞬態(tài)跳變?yōu)? mV，遠(yuǎn)小于一般單級(jí)誤差放大器結(jié)構(gòu)LDO的瞬態(tài)特性；且電路的靜態(tài)電流為37 μA，實(shí)現(xiàn)了低功耗供電。
參考文獻(xiàn)
[1] RINCON-MORA G A，ALLEN P E.A low-voltage，low  quiescent current，low drop-out regulator[J].IEEE Journal of Solid-State Circuits，1998，33(1)：36-44.
[2] AL-SHYOUKH M，LEE H，PEREZ R.A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation[J].IEEE Journal of Solid-State Circuits，2007，42(8)：1732-1742.
[3] STRIK S，STRIK V.Low quiescent current LDO with improved load transient[C].International Biennial Baltic Electronics Conference，Tallinn，Estonia，2008.
[4] SIMPSON C.Linear regulators：theory of operation and compensation[Z].National Semiconductor Application Note 1148，2000.
[5] MILLIKEN R J，SILVA-MARTINEZ J，SANCHEZ-SINENCIO E.Full on-chip CMOS low-dropout voltage regulator[J]. IEEE Transactions on Circuits and Systems，2007，54(9)：1879-1890.
[6] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003.
[7] LEUNG K N，MOK P K T.A capacitor-free CMOS lowdropout regulator with damping-factor-control frequency compensation[J].IEEE Journal of Solid-State Circuits，2003，38(10)：1691-1702.
[8] ALLEN P E，HOLBERG D R.CMOS模擬集成電路設(shè)計(jì)[M]. 北京：電子工業(yè)出版社，2005.
[9] 何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.