文獻標識碼： A
文章編號： 0258-7998(2012)11-0048-03
隨著便攜式電子產品的飛速發展，集成電路電源電壓不斷降低，迫使輸入輸出信號擺幅大大減小[1]，嚴重影響運算放大器（以下簡稱運放）的工作性能，甚至使其不能正常工作。為了提高運放的信噪比，通常需要輸入輸出信號范圍能夠達到整個電源電壓，即軌對軌(Rail-to-Rail)。Rail-to-Rail運放的輸入級通常采用PMOS和NMOS并聯的互補差分對結構,但這種結構會使輸入級跨導在整個共模輸入范圍內變化一倍[2]，這不僅會引起環路增益和單位增益帶寬變化很大,也使頻率補償變得十分困難。因此，要求Rail-to-Rail運放的輸入級在整個共模輸入范圍內保持恒定的跨導。
本設計采用3倍電流鏡法[3]控制互補差分對作為輸入級,不但滿足了Rail-to-Rail的共模輸入電壓范圍的要求,而且具有良好的恒跨導特性。運放采用浮動電流源控制的前饋式AB類輸出級，在精確控制輸出晶體管電流的同時，滿足了Rail-to-Rail輸出電壓動態范圍的要求。運放采用帶有懸浮電流源結構的折疊共源共柵電路作為中間增益級，除實現電流求和及穩定靜態輸出電流的功能外,還可提高環路增益。
1 電路結構設計及分析
1.1 低壓Rail-to-Rail輸入級
通常，運放的輸入級采用匹配性能好、失調和溫漂均很小的差分放大電路，其典型結構的共模差分輸入變化范圍有兩種，如圖1所示。
在圖1(a)中，對NMOS差分對管(M1、M2)來說，在低共模輸入信號下不能正常工作。其共模輸入電壓范圍為：
可見，當共模輸入電平從電源到地變化時，輸入級的跨導gm變化1倍。若將其運用于帶有反饋回路的運放中，其環路增益也變化1倍，失真增大[4]；當跨導變化1倍，單位增益帶寬將相應變化1倍，使得相位裕度減小，運放穩定性變差；由于運放的增益帶寬積與輸入級跨導是成正比的，所以跨導變化也會阻礙頻率補償。因而，輸入級設計的關鍵是要使得跨導在整個共模輸入電壓范圍內保持恒定。
本文設計的恒跨導Rail-to-Rail運算放大器采用3倍電流鏡法控制互補差分對作為輸入級來實現跨導恒定，其電路結構如圖2所示。M10、M13是兩個電流開關，分別控制由M11～M12、M14～M15組成的兩個放大倍數為1:3的電流鏡。由前面分析可知,共模輸入電壓將跨導分為三部分：(1)當VONN<Vcm<VONP時，跨導最大，為Vcm在其他區間時的2倍。由于工作在強反型區的MOS管跨導與漏電流的平方根成正比，所以，若使兩對MOS管單獨導通的尾電流為其同時導通時的尾電流的4倍，則整個共模輸入范圍內輸入級跨導就會保持恒定。(2)當VSS<Vcm<VONN時，只有PMOS差分對管導通，開關M13閉合，尾電流被M13引到由M14～M15組成的1:3的電流鏡，此時尾電流是原來的4倍。(3)當VONP<Vcm<VCC時，只有NMOS差分對管導通，此時尾電流為原來的4倍。只有當VONN<Vcm<VONP時，開關M10和M13都斷開，兩個差分對都導通，就實現了輸入級跨導在Rail-to-Rail的共模輸入范圍內恒定。
1.3 前饋式AB類Rail-to-Rail輸出級
Rail-to-Rail運放的輸出級一般采用具有較高轉換效率的AB類輸出結構。在低壓設計中，常采用前饋式AB類輸出級和反饋式AB類輸出級[4]兩種結構。由于前饋式AB類輸出級晶體管輸出電流易于控制，而且電路結構簡單、穩定性好，所以本文采用浮動電流源控制的前饋式AB類輸出級電路，結構如圖3所示。
圖3中，M36、M37為輸出晶體管，M26、M27構成AB類控制電路，M26、M30、M31、M37以及M27、M34、M35、M36構成兩個線性回路，控制輸出管的靜態電流[5]。M36、M37的柵極電壓受AB類控制電路M26、M27控制，在降低柵極間電壓對電源、工藝的敏感性的同時，大大地減小了電路面積。從圖中可以得出：
為了保證輸出靜態電流不受共模輸入電壓的影響，加入浮動電流源M24、M25，它與AB類控制電路具有相同結構，不但補償了AB類控制電路對電源電壓的依賴性，而且也提高了電路的電源抑制比。
2 整體電路及仿真結果
本文設計的3.3 V恒跨導Rail-to-Rail CMOS運算放大器的整體電路如圖4所示。
本文基于SMIC 0.18 μm工藝模型，在3.3 V的電源電壓下，對設計的運算放大器進行了仿真驗證。圖5為運放的幅頻與相頻特性曲線,負載電阻為5 kΩ，電容為5 pF，直流增益為120 dB，單位增益帶寬為5.98 MHz，相位裕度為66°。
本文基于SMIC 0.18 μm工藝模型，設計了一種低壓、恒跨導、Rail-to-Rail運算放大器，其輸入級采用3倍電流鏡技術來使輸入級跨導恒定；輸出級采用前饋式AB類輸出結構，在精確控制輸出晶體管電流的同時使輸出電壓范圍達到Rail-to-Rail全擺幅。仿真結果表明,輸入級總跨導在整個共模輸入電壓范圍內變化率僅為2.45%，直流增益為120 dB，電源抑制比為97.7 dB，共模抑制比為101.2 dB，單位增益帶寬為5.98MHz，靜態功耗僅為0.18 mW。在3.3 V電源電壓下,該運算放大器輸入輸出達到Rail-to-Rail全擺幅，有較高的直流開環增益、電源抑制比和共模抑制比，并具有良好的恒跨導特性和較低的功耗。該運算放大器可以廣泛應用于手機、PDA等以電池供電的便攜式電子產品中。
參考文獻
[1] HUIJSING J H，LINEBARGER D.Low-voltage operational amplifier with Rail-to-Rail input and output ranges[J].IEEE Journal of Solid-State Circuits，1985，20(6)：1144-1150.
[2] AHMADI M M.An adaptive biased single-stage CMOS operational amplifier with a novel Rail-to-Rail constant-gm input stage[J].Analog Integrated Circuits and Signal Processing，2005，45(1)：71-78.
[3] LIPKA B，KLEINE U.Design of a complementary folded cascode operational amplifier[C].Proceedings of IEEE International SOC Conference.Belfast，North Ireland，2009：111-114.
[4] 楊銀堂，李曉娟，朱樟明，等.低壓低功耗運算放大器結構設計技術[J].電路與系統學報，2005，10(4)：95-101.
[5] 鄧紅輝，尹勇生，高明倫.1.5 V低功耗CMOS恒跨導軌對軌運算放大器[J].科技導報，2009，27(23)：57-61.