摘 要：針對IEEE-754標準浮點指數運算" title="指數運算">指數運算的要求，通過對現有的幾種指數運算硬件實現方法的分析，結合牛頓迭代" title="牛頓迭代">牛頓迭代原理推導出一種新的按指數速度收斂的算法，并用Verilog HDL語言實現了一個精度為56位的指數運算單元。該算法通過查表" title="查表">查表和乘法來實現迭代操作，并通過增加迭代次數來降低查找表" title="查找表">查找表的大小。所實現的運算單元采用九級流水線結構，工作頻率可以達到200MHz。
關鍵詞：指數運算? 牛頓迭代? 查表? 浮點
?
一種基于牛頓迭代的快速收斂指數算法的設計與實現" title="設計與實現">設計與實現.pdf
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。