All Programmable技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在摩納哥格里馬爾迪會議中心舉行的2012 年WDM 和下一代光網絡大會上宣布推出fec_index.htm">前向糾錯(FEC) IP 核的延伸系列。該系列產品包括GFEC、eFEC和高增益FEC（xFEC）解決方案，用于控制信號傳輸錯誤，延長傳輸距離，同時減少路線上再生器數量，從而有助于降低網絡運營商的運營支出和資本支出。

    賽靈思設計的FEC IP核采用常見接口，可加速產品開發，盡可能縮短系統級集成時間，最大化設計重復利用率，同時縮短產品上市時間。超小型高性能FEC 核包括針對2.5G、10G、40G、100G應用的GFEC IP核、傳統10GeFEC以及針對100G 應用的賽靈思擴展FEC (xFEC)IP核，這些產品專門針對賽靈思FPGA 進行了優化，相對于非賽靈思IP 核而言可減少芯片占用面積，使其成為目前最小型的FEC 核。賽靈思還在努力為前沿應用推出400GGFEC，預計將于2013 年第二季度開始供貨。結合部分重配置技術，這些針對賽靈思FPGA優化的IP核使客戶能夠在多種接口上運用多種FEC 標準，同時還能節約產品成本，降低功耗，最大限度地提高網絡互操作性。 

    賽靈思公司有線通信高級總監Nick Possley指出：“隨著帶寬需求的增加和錯誤延遲容限的下降，系統設計人員正在尋求新的辦法來擴展可用帶寬，提升傳輸質量。為了解決上述難題，賽靈思推出了FEC IP核的延伸系列xFEC，可滿足2.5G、10G、40G、100G和400G應用需求，進一步鞏固我們在OTN 市場的領先地位。7 系列FPGA 產品的功耗和性能優勢與FEC 產品相結合，能夠幫助OTN 應用領域的客戶提高數據速率，增加帶寬，并降低系統成本。”

    FEC 技術的使用能夠實現發送冗余信號的信號源（發射器）和識別無明顯錯誤的數據的信號終點（接收器）之間的錯誤控制。FEC可用于所有OTN系統，其編碼增益可幫助用戶糾正在距離增加、信噪比下降情況下可能發生的錯誤，同時保證遠端接收器的錯誤率不變，從而延長可發送信號的距離。

    不同的FEC方案提供不同的編碼增益。編碼增益越高，光學信號傳輸的距離就越長。舉例來說，賽靈思100G擴展FEC (xFEC) 提供了業界領先的OH為6.7%的9.4dB NECG，且OH 為6.7%，能延長100G 傳輸距離，同時降低100G 傳輸功耗。

FEC 的編碼增益可用于執行多種功能，包括提升最大連接距離和/或連接數量，從而擴大系統覆蓋范圍。它同時也有利于增加系統中密集波分布(DWDM) 通道的數量（通道數通常受到所用放大器輸出功率的限制）。編碼增益還能降低單位通道功耗，增加通道數量，降低對給定鏈路上各組件參數的要求（如發射功率、眼圖波罩、消光比、噪聲洗漱、濾波器隔離等），節省組件成本。

供貨情況和預訂信息

    賽靈思OTU1、2、3 和4（2.5G、10G、40G和100G）GFEC IP 核符合ITU G.709 標準，現可立即供貨。100G高增益xFEC 將于2012 年12 月開始供貨。賽靈思還將根據客戶需求新增其它EFEC 標準產品。

    賽靈思FEC IP核成本極具競爭力，只需單一項目許可證，無需重復繳納專利費。要想獲得仿真和硬件的所有核心功能，應購買FEC IP核許可證。如需訂購許可證，敬請訪問光傳輸網絡解決方案網頁。如需了解賽靈思FEC IP核定價及供貨情況，敬請聯系您所在地的賽靈思銷售代表或現場應用工程師。

關于賽靈思

    賽靈思公司是All Programmable技術和器件的全球領先企業，其超越了傳統的可編程邏輯，同時實現了硬件和軟件的可編程，同時集成了數字和模擬混合信號功能，并將單芯片與3D 堆疊芯片的可編程互聯技術帶向了一個全新的高度。賽靈思公司行業領先的產品與新一代設計環境以及IP 核完美地整合在一起，可滿足客戶對可編程邏輯乃至可編程系統集成的廣泛需求。如需了解更多信息，敬請訪問賽靈思中文網站：www.xilinx.com/cn