PowperPC架構下USB3.0的IP核軟硬件協作驗證
2022年電子技術應用第5期
鄧佳偉，張梅娟，王 琪，楊楚瑋，應凌楷
中國電子科技集團第五十八研究所 CPU研究室，江蘇 無錫214062
摘要： 隨著USB(Universal Serial Bus)設備傳輸速率要求的不斷提高，傳統基于USB2.0控制器設計的PowerPC架構處理器已經不能滿足高速率、大容量傳輸的需求。提出了一種基于PowerPC架構的USB3.0的處理器解決方案。通過對比USB3.0和 USB2.0，USB3.0擁有更高的傳輸速率，同時具備更強的抗干擾能力。通過和高性能PowerPC處理器協同工作，顯著提高了USB控制器的傳輸能力，充分利用了PowerPC計算資源。闡述了一種基于PowerPC架構下USB3.0的IP核(Interllectual Property Core)方案設計。最后結合軟硬件協作驗證方法，驗證方案可行性，為后續芯片設計和驗證奠定了一定的技術基礎。
中圖分類號： TN401
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212329
中文引用格式： 鄧佳偉，張梅娟，王琪，等. PowperPC架構下USB3.0的IP核軟硬件協作驗證[J].電子技術應用，2022，48(5)：37-41.
英文引用格式： Deng Jiawei，Zhang Meijuan，Wang Qi，et al. Hardware/software co-verification of USB3.0 IP core under PowerPC architecture[J]. Application of Electronic Technique，2022，48(5)：37-41.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212329
中文引用格式： 鄧佳偉，張梅娟，王琪，等. PowperPC架構下USB3.0的IP核軟硬件協作驗證[J].電子技術應用，2022，48(5)：37-41.
英文引用格式： Deng Jiawei，Zhang Meijuan，Wang Qi，et al. Hardware/software co-verification of USB3.0 IP core under PowerPC architecture[J]. Application of Electronic Technique，2022，48(5)：37-41.
Hardware/software co-verification of USB3.0 IP core under PowerPC architecture
Deng Jiawei，Zhang Meijuan，Wang Qi，Yang Chuwei，Ying Lingkai
CPU Research Office，The 58th Ｒesearch Institute，CETC，Wuxi 214062，China
Abstract： With the increasing requirement of transmission rate of USB,the traditional PowerPC processor based on the USB2.0 can not meeet the requirements of high speed and large-capacity transmission.The paper presents a solution of USB 3.0 base on PowerPC processor architecture. By comparing USB3.0 and USB2.0, USB3.0 has higher transmission rate.By cooperating with the high preformance PowerPC processor, the transfer capability of the USB controller is improved significantly, and ther PowerPC computing resources are fully utilized.This paper describes a programme of USB3.0 IP core based on the PowerPC architecture. Finally the the method of hardware/softeware cooperative verification is used to verfiy the feasibility of the design,which lays a technical foundation of subsequent chip design and verification.
Key words : PowerPC；universal serial bus 3.0；Linux；hardware/software co-design technology；IP Core
0 引言
傳統USB2.0協議最大帶寬480 Mb/s，USB2.0已經不能滿足用戶的需求，USB3.0作為新一代高速接口，不但兼容USB2.0協議，而且在低速、全速、高速的三種傳輸模式基礎上增加了一種超高速模式。USB3.0工作單元擁有兩個數據傳輸通道，一對通道用于傳輸速率可高達5 Gb/s的超高速數據傳輸，同時還有一對通道用于支持USB2.0的數據通信。
PowerPC架構是一種精簡指令集(RISC)架構，其原始的設計源自IBM的POWER RISC架構。PowerPC架構處理器有著廣泛的應用，主要集中在服務器CPU和嵌入式CPU市場。PowerPC在嵌入式處理器上表現非常優異，不僅具備高性能，低功耗以及較低散熱量等特點，而且資源豐富，能夠滿足各類需求。
芯片驗證主要為了驗證研制芯片的功能性，驗證其各功能設計正確。驗證的方法有很多，主要有基于事件的驗證、基于周期的模擬驗證、基于事務的驗證、軟硬件協同驗證、驗證仿真器驗證和形式驗證等?；谲浻布到y驗證[1-2]是將軟硬件同時集成并加以驗證，驗證人員直接在芯片設計過程中參與，在硬件設計平臺上運行軟件。協同驗證中驗證平臺設計采用真實的輸入激勵來模擬，減少了驗證平臺和芯片差異性[3]，但由于驗證平臺一般的模擬速度不夠快等問題，系統驗證提供不了足夠高的性能，特別在實時操作系統上運行各種應用。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000004273。
作者信息：
鄧佳偉，張梅娟，王 琪，楊楚瑋，應凌楷
(中國電子科技集團第五十八研究所 CPU研究室，江蘇 無錫214062)
此內容為AET網站原創，未經授權禁止轉載。