目前數(shù)字電子技術基礎課程的實驗內(nèi)容包括驗證性實驗、綜合性實驗、設計性實驗三部分，每一部分實驗內(nèi)容安排的側(cè)重點不同。比如設計性實驗的關鍵是設計，要求學生依據(jù)設計要求，設計合理的實驗電路，并選擇器件、安裝調(diào)試完成實驗內(nèi)容。從教學實踐來看，多數(shù)學生能夠順利完成實驗要求，但解決問題的思路單一，設計過程靈活性差，不注意創(chuàng)新思維能力的鍛煉。這就要求教師在合理安排實驗內(nèi)容的同時，不斷通過各種途徑，引導學生拓寬知識面，創(chuàng)新思維方式，對待同一問題，積極探索多種解決問題的路徑。組合邏輯電路的設計多種多樣，筆者選擇一種奇偶校驗電路實現(xiàn)進行詳細闡述。

　　奇偶校驗電路在組合邏輯電路的分析與設計中具有一定的典型性和實用性，熟悉判奇電路的邏輯功能及電路實現(xiàn)，有助于加深對組合邏輯電路的理解與掌握。以判奇電路實現(xiàn)為例，分別討論了用門電路、譯碼器、數(shù)據(jù)選擇器的多種實現(xiàn)方案， 用實例說明了組合邏輯電路設計的靈活性與多樣性。

　　1 三輸入變量判奇電路的真值表及表達式

　　對于三輸入變量的判奇問題， 設其輸入變量分別用A、B、C 表示，輸出函數(shù)用F 表示。當輸入變量的取值組合中有奇數(shù)個1 時，輸出函數(shù)值為1;當輸入變量的取值組合中1 的個數(shù)為偶數(shù)時，輸出函數(shù)值為0，依據(jù)這種邏輯關系可列寫出三輸入變量判奇電路的真值表如表1 所示。

　　表1 三輸入判奇電路的真值表

　　由真值表1 可見，有4 組輸入變量取值組合使輸出函數(shù)值為1，即分別為。所以，三輸入變量判奇邏輯問題的輸出函數(shù)表達式為：

　　2 采用門電路實現(xiàn)三輸入變量判奇電路

　　門電路實現(xiàn)三輸入變量判奇電路的方法有很多， 文中列舉如下。

　　方法一：與或表達式（1）可用反相器、與門、或門直接實現(xiàn)，作其電路圖如圖1 所示。

　　圖1 采用反相器、與門、或門實現(xiàn)。

　　用反相器、與門、或門實現(xiàn)三輸入判奇電路，其特點是表達式基本沒有變化，實現(xiàn)途徑簡單明了，缺點是連線較多，電路復雜。

　　方法二：與或表達式（1）也可用反相器、與或門實現(xiàn)，電路圖如圖2 所示。

　　圖2 采用反相器、與或門實現(xiàn)

　　由上述兩種不同門電路設計方法實現(xiàn)三輸入變量判奇電路可以得出，方法一和方法二雖然實現(xiàn)邏輯簡單，但是都連線太多，浪費資源。

　　同一邏輯問題的邏輯函數(shù)表達式是不具備唯一性的。對三變量輸入判奇邏輯問題的輸出函數(shù)表達式（1）進行變換如下所示：

　　方法三：根據(jù)上述表達式（2）得出，三輸入變量判奇電路也可采用異或門實現(xiàn)，其電路如圖3 所示。

　　圖3 采用異或門實現(xiàn)

　　由圖3 所示電路可見，對于三輸入變量判奇的邏輯問題，當采用異或門實現(xiàn)時，相比于方法一和方法二，電路中的連線較少，電路簡單明了，實現(xiàn)簡單。

　　對于異或邏輯表達式也可以稍作變換得出：

　　即一個異或門可用4 個2 輸入與非門實現(xiàn)， 所以三輸入判奇電路又可用8 個2 輸入與非門實現(xiàn)，電路如圖4 所示。

　　圖4 采用2 輸入與非門實現(xiàn)

　　3 采用74138 譯碼器實現(xiàn)三輸入變量判奇電路

　　譯碼器的電路結(jié)構(gòu)表明，在適當?shù)倪B接條件下，譯碼器實際上是一個最小項發(fā)生器。依據(jù)邏輯代數(shù)的基本原理，任何一個邏輯函數(shù)表達式都可以變換為最小項表達式。因此，譯碼器與適當?shù)拈T電路結(jié)合，可以實現(xiàn)給定的邏輯函數(shù)。對于三輸入變量的判奇問題， 利用74138 譯碼器并配備適當?shù)拈T電路亦可實現(xiàn)。由74138 譯碼器的功能表可知：

　　在（4）式中，當G1=1，G2A=G2B=0 時，有Yi=m軓i.如果把給定邏輯函數(shù)的輸入變量連與74138 譯碼器的A2A1A0輸入端相連接，比如取A2A1A0=ABC，則邏輯函數(shù)表達式（1）可變換為：

　　（5）式表明，三輸入變量判奇電路可以利用74138 譯碼器和四輸入與非門實現(xiàn)，其電路如圖5 所示。

　　圖5 三輸入判奇電路的譯碼器和與非門實現(xiàn)

　　4 采用數(shù)據(jù)選擇器實現(xiàn)三輸入變量判奇電路

　　數(shù)據(jù)選擇器的輸出與輸入關系的一般表達式為：

　　（式）6 中EN 是輸入使能控制信號，mi是地址輸入變量構(gòu)成的最小項，Di表示數(shù)據(jù)輸入。當使能輸入信號有效時，如果把數(shù)據(jù)輸入作為控制信號，則當Di= 1 時，其對應的最小項mi在表達式中出現(xiàn)，當Di= 0 時，其對應的最小項mi在表達式中就不出現(xiàn)。所以，數(shù)據(jù)選擇器的輸出表達式事實上是受數(shù)據(jù)輸入端控制的最小項之和表達式。考慮到任何一個邏輯函數(shù)表達式都可以變換為最小項表達式，因此，只要邏輯函數(shù)的輸入變量接到數(shù)據(jù)選擇器的地址選擇輸入端，就可以實現(xiàn)組合邏輯函數(shù)。利用數(shù)據(jù)選擇器這一特點，亦可實現(xiàn)三輸入變量的判奇電路。

　　如果選用八選一數(shù)據(jù)選擇器實現(xiàn)三輸入變量的判奇電路，此時，函數(shù)的輸入變量個數(shù)與數(shù)據(jù)選擇器的地址變量個數(shù)相同。如果令A2A1A0 =ABC，使能輸入端接地，則（6）式變?yōu)椋?/p>

　　比較（1）與（7）式，可見只要D0=D3=D5=D6=0，D1=D2=D4=D7=1，則有Y=F.由此可作電路圖如圖6（a）所示。也可以采用四選一數(shù)據(jù)選擇器實現(xiàn)，其電路之一如圖6（b）所示。

　　圖6 采用數(shù)據(jù)選擇器實現(xiàn)

　　5 采用反函數(shù)取非的方式設計判奇電路

　　在上述的判奇電路設計中， 是按照輸出函數(shù)的原函數(shù)進行分析。邏輯代數(shù)的基本定理表明：F=F ，由此可得出組合邏輯電路設計的另一途徑，即先求出F軈 再反相。這樣做看起來是麻煩一點，但對于某些應用場合，設計過程并不增加麻煩，反而提供了解決問題的一種途徑。對于三輸入變量的判奇電路，在真值表1 中對0 寫出F 的反函數(shù)有：

　　對式（8）兩邊取反有：

　　對于（9）式，可采用反相器、與或非門實現(xiàn)，其電路如圖7所示。（9）式同樣可采用74138 譯碼器或者數(shù)據(jù)選擇器實現(xiàn)。

　　圖7 采用反相器及與或非門實現(xiàn)

　　6 結(jié)束語

　　設計性實驗的關鍵在于設計過程， 正確的設計以熟悉基本知識為前提。對于具體的應用問題，由于組合邏輯電路元器件的多樣性，為實現(xiàn)途徑提供了多種可能的選擇，文中以三輸入變量的判奇邏輯問題為例， 分析討論了多種電路實現(xiàn)的途徑，給出了7 種電路實現(xiàn)方案，用實例說明了邏輯電路設計的靈活性與多樣性。

　　三輸入變量判奇邏輯電路的設計僅僅是個例， 通過其設計途徑的討論在其他邏輯電路設計中舉一反三是目的。利用文中提出的設計思路，同樣可以設計全加器、全減器等其它組合邏輯電路，開闊組合邏輯電路設計的視野，培養(yǎng)創(chuàng)新思維能力，指導數(shù)字邏輯電路的設計與實驗。