電路功能與優(yōu)勢(shì)
本電路采用digiPOT+™系列數(shù)字電位計(jì)AD5292 、雙通道運(yùn)算放大器AD8676、單通道運(yùn)算放大器AD8541、比較器ADCMP371和7408與門(mén)，可提供對(duì)數(shù)音量控制并減少毛刺。
該電路同時(shí)還具有低總諧波失真(THD)特性，最大信號(hào)衰減為46 dB，提供衰減最高達(dá)130 dB的關(guān)斷功能，如圖3所示。執(zhí)行軟件關(guān)斷命令可將AD5292置于關(guān)斷模式，這一特性可將RDAC置于特殊狀態(tài)，其中A端開(kāi)路，游標(biāo)W則與B端相連。
該電路提供對(duì)數(shù)增益控制功能，輸出電壓范圍為±14 V（10 Vrms），能夠提供最高±20 mA的輸出電流。AD5292可以通過(guò)SPI兼容型串行接口編程。
此外，AD5292內(nèi)置一個(gè)20次可編程存儲(chǔ)器，可以在上電時(shí)自定義音量設(shè)置。
本電路具有低噪聲、低總諧波失真、高信號(hào)衰減、低溫度系數(shù)和高電壓能力等特性，非常適合許多音頻應(yīng)用。
圖1. 可減少毛刺的對(duì)數(shù)音量控制（原理示意圖，未顯示去耦和所有連接）
電路描述
本電路采用數(shù)字電位計(jì)AD5292、雙通道運(yùn)算放大器AD8676、單通道運(yùn)算放大器AD8541、比較器ADCMP371和7408與門(mén)，可提供低失真對(duì)數(shù)音量控制并減少毛刺。對(duì)數(shù)抽頭由游標(biāo)連接與地之間增加電阻R8來(lái)實(shí)現(xiàn)。關(guān)于這一方法的詳細(xì)說(shuō)明，請(qǐng)參考Hank Zumbahlen撰寫(xiě)的文章“在數(shù)字電位計(jì)上添加對(duì)數(shù)抽頭”（EDN，1/20/00）。
該電路提供一個(gè)輸入/輸出緩沖器，可將其它外部電路的負(fù)載效應(yīng)降至最小。雙通道運(yùn)算放大器AD8676則可確保低噪聲和精密軌到軌輸出電壓。圖2顯示由VOUT歸一化的對(duì)數(shù)輸出電壓VIN。
圖2. 歸一化VOUT與碼的關(guān)系
音量控制保證最大衰減為46 dB，關(guān)斷模式下最高可達(dá)130 dB。圖3顯示典型碼對(duì)應(yīng)的衰減，包括關(guān)斷模式，以及與碼無(wú)關(guān)的信號(hào)相位延遲。
圖3. 1 V均方根輸入信號(hào)時(shí)增益和相位與頻率的關(guān)系
該電路具有低總諧波失真(THD)特性，對(duì)于1 kHz、1 VRMS輸入信號(hào)，其典型值為−93 dB，如圖4所示。圖4、圖5和圖6顯示典型的總諧波失真加噪聲性能。
圖4. 1 kHz、1 kHz, 1 VRMS輸入信號(hào)、0 dB增益時(shí)的FFT
圖5. 1 VRMS輸入信號(hào)、0 dB增益時(shí)總諧波失真加噪聲(THD+N)與頻率的關(guān)系
圖6. 0 dB增益時(shí)總諧波失真加噪聲(THD+N)與1 kHz輸入信號(hào)幅度的關(guān)系
無(wú)毛刺減少電路時(shí)，大衰減步進(jìn)所引起的毛刺如圖7所示，內(nèi)部開(kāi)關(guān)的碼轉(zhuǎn)換所引起的毛刺如圖8所示。
圖7. 衰減的大步進(jìn)變化顯示無(wú)減少毛刺電路時(shí)的毛刺情況
圖8. 衰減的小變化顯示無(wú)減少毛刺電路時(shí)的毛刺情況
減少毛刺電路采用AD8541、ADCMP371和7408與門(mén)。比較器U2和U3充當(dāng)窗口比較器，二者之間存在13.3 mV閾值，足以克服典型比較器的失調(diào)電壓影響。該電路是一個(gè)零交越檢波器，只有信號(hào)越過(guò)0 V時(shí)才允許衰減發(fā)生變化，因而可將毛刺降至最低。電阻R4和R5將輸入信號(hào)衰減90.91%，并在窗口比較器中建立1.645 V的共模電壓。零交越的最大不確定性反映到輸入端約為133 mV。窗口比較器的輸出與外部SYNC 命令進(jìn)行“與”運(yùn)算，以驅(qū)動(dòng)AD5292的SYNC輸入。SYNC的負(fù)向沿進(jìn)入AD5292之后，下一個(gè)時(shí)鐘脈沖將更新內(nèi)部DAC寄存器。
電阻R1至R7的容差應(yīng)為0.1%，以確保實(shí)現(xiàn)最佳零交越檢波，使毛刺能量較小并防止衰減發(fā)生大步進(jìn)變化。閾值窗口折合到輸入信號(hào)電壓VIN約為133 mV。AD5292中減少毛刺電路激活時(shí)的典型衰減步進(jìn)如圖9所示（下一個(gè)時(shí)鐘脈沖更新內(nèi)部DAC寄存器）。
圖9. 減少毛刺電路激活后
AD5292具有一個(gè)20次可編程存儲(chǔ)器，用戶可以在上電時(shí)將衰減預(yù)設(shè)為特定值。
為實(shí)現(xiàn)所需性能，必須采用最佳布局、接地和去耦技術(shù)（請(qǐng)參考 MT-031教程 and MT-101教程）。至少應(yīng)采用四層PCB：一層為接地層，一層為電源層，另兩層為信號(hào)層。
常見(jiàn)變化
AD5291（8位、內(nèi)置20次可編程上電存儲(chǔ)器）和AD5293（10位、無(wú)上電存儲(chǔ)器）均為±1%容差數(shù)字電位計(jì)，同樣適合本應(yīng)用。