摘要：加法運算是數字系統中最基本的算術運算。為了能更好地利用加法器實現減法、乘法、除法、碼制轉換等運算，提出用Multisim虛擬仿真軟件中的邏輯轉換儀、字信號發生器、邏輯分析儀，對全加器進行功能仿真設計、轉換、測試、分析，強化Multisim的使用，并通過用集成全加器74LS283實現兩個一位8421碼十進制數的減法運算，掌握了全加器的應用方法。測試證明，全加器功能的擴展和應用，利用Multisim軟件的仿真設計能較好地實現。
關鍵詞：全加器74LS283D；邏輯轉換儀XLC；邏輯分析儀XLA；字信號發生器XWG；Multisim軟件
數字系統的基本任務之一就是進行算術運算。而常見的加、減、乘、除等運算均可以利用加法運算來實現。所以，加法器就成為數字系統中最基本的運算單元，可廣泛用于構成其他邏輯電路。
1 全加器的基本概念
加法器是一種常見的組合邏輯部件，有半加器和全加器之分。半加器是只考慮兩個加數本身，而不考慮來自低位進位的邏輯電路，就是兩個相加數最低位的加法運算。全加器不僅考慮兩個一位二進制數相加，還要考慮與低位進位數相加的運算電路。兩個數相加時，除最低位之外的其余各位均是全加運算電路。
2 仿真軟件的特點
Multisim是一個專門用于電路設計與仿真的EDA工具軟件。Muhisim起源于20世紀80年代加拿大In-teractive Image Technologies公司推出的電子仿真軟件EWB5·0(Electronics Workbench)。它以界面形象直觀、操作方便、分析功能強大、易學易用等突出優點，迅速被推廣應用。
Multisim仿真軟件能將電路原理圖的創建、電路的仿真分析及結果輸出都集成在一起，并具有繪制電路圖所需的元器件及其仿真測試的儀器，可以完成從電路的仿真設計到電路版圖生成的全過程，從而為電子系統的設計、電子產品的開發和電子系統工程提供一種全新的手段和便捷的方法。
3 全加器仿真設計分析
全加器是屬于數字電子技術中的組合邏輯電路，其功能設計可以根據組合邏輯電路的設計方法來完成。通常有確定輸入輸出變量的個數和狀態、列真值表、卡諾圖化簡出邏輯表達式、選擇器件畫出邏輯圖。現在使用Multisim仿真軟件，在組合電路分析設計時，將邏輯關系5種表達方式中的真值表、邏輯表達式、邏輯圖任意一種寫入軟件內，就可以很方便地完成功能分析和設計。
3．1 全加器功能仿真分析
設計一個一位二進制數的全加器，其過程是根據設計要求，首先確定輸入、輸出變量的個數和狀態。那么該全加器就有3個輸入變量，分別是兩個加數Ai、Bi和一個低位進位Ci-1，兩個輸出變量本位的和Si，以及向高位的進位Gi。現在利用Multisim仿真軟件，不需要再進行列真值表、卡諾圖化簡、畫邏輯圖等步驟。只要將確定出的輸入變量個數，直接在Multisim仿真軟件中虛擬仿真儀器邏輯轉換儀的真值表內選中，輸出變量結果在表中調準，就能方便地轉換出邏輯關系的其他表示結果，如圖1所示。
邏輯轉換儀XLC(Logic Converter)是Multisim仿真軟件特有的仿真儀器，實驗室并不存在這樣的實際儀器，目前在其他電路仿真軟件中也沒有。邏輯轉換儀可以在真值表、邏輯表達式、邏輯圖之間進行轉換。在設計電路時，直接將所設計電路的真值表輸入邏輯轉換儀，就能得到相應的邏輯表達式和邏輯圖等。
實現全加器邏輯功能，將全加器和輸出S及進位輸出Gi的真值表分別寫入邏輯轉換儀，選中并點擊邏輯轉換儀XLC1圖標，出現邏輯轉換儀面板，在其最上方有A-H 8個輸入變量選擇，全加器輸入3個變量A、B、C，點擊選中對應的小圓圈變白，并在下方表格內自動生成輸入變量的全部組合，在表格右邊一列點擊鼠標調整輸出的值0、1或X，真值表寫入后操作邏輯轉換儀的圖標
，就自動在邏輯轉換儀面板的左下方轉換出與進位Ci真值表對應的標準與或邏輯表達式或最簡與或表達式，圖1中是最簡與或表達式Ci=AiCi-1+AiBi+BiCi-1或最簡表達式
。操作邏輯轉換儀的圖標
，得到全加器進位Ci的與或邏輯圖或與非邏輯圖，圖1中是與非邏輯電路圖。
采用同樣的方法，將全加器本位和Si的真值表寫入邏輯轉換儀，操作邏輯轉換儀相應的圖標，可以準確地得到全加器本位和Si的標準與或表達式或最簡與或表達式，
，及其相應的邏輯電路圖。
通過邏輯轉換儀設計出全加器的功能，進行仿真測試，如圖2所示。是根據設計得到邏輯表達式或邏輯圖，按照最簡仿真電路圖圖2(a)，利用Multisim仿真軟件中字信號發生器XWG(Word Generator，又稱數字邏輯信號源)這個能產生32路(位)同步邏輯信號的儀器，用來對數字邏輯電路進行測試。XWG1產生全加器3個輸入變量的二進制邏輯組合。使用時，對字信號發生器面板上的各個選項和參數進行適當設置，才能使其正常工作和顯示。全加器仿真測試時參數設計地址為0000～0007、控制按循環輸出及逐個加1遞增方式編碼、選擇內部觸發方式、輸出頻率為1 kHz，作為電路信號。邏輯分析儀XIA(Logic Analyzer)可以同步記錄和顯示16路邏輯信號，用于對數字邏輯信號進行高速采集和時序分析。XLA1測試全加器輸入輸出的仿真波形，如圖2(b)所示，圖中波形從上至下分別是全加器輸出和Si、進位Ci、輸入Ai、Bi及低位進位Ci-1。從對應關系上觀察分析實際結果與理論設計相吻合，而且無競爭和冒險現象產生。從輸入變量波形的對應關系可見，字信號發生器XWG的輸出，隨著輸出端子號的增加頻率按照二分頻在衰減，如圖2(b)所示，每增加一個輸出端，頻率就衰減二分之一。所以在使用XWG時，輸入的對應關系一定要準確，否則就仿真不出結果。
3．2 集成全加器仿真分析
在實際應用中廣泛采用的是集成全加器，代號74LS283。它是一個四位全加器，可以實現四位加法運算和功能擴展應用。全加器74LS283功能仿真電路如圖3(a)所示。為了能夠監測判斷出集成芯片的完好狀態，將兩個加數中的一個及低位進位均設置為高電平“1”接電源VCC，這樣全加器輸出的和就應該與另一個加數完全相同，仿真結果如圖3(b)所示。圖中從上至下分別顯示的波形是加數B4、B3、B2、B1，本位和S4、S3、S2、S1，最高位進位C4。仿真測試時字信號發生器參數設計地址從0000～000F，其余設置同上。圖3結果表明全加器74LS283的芯
片完好，功能準確。
利用全加器74LS283芯片仿真兩個四位二進制數的加法運算電路圖，如圖4(a)所示。為確保兩個加數頻率變化不一致形成便于測試的輸入輸出結果，在與字信號發生器連接時把同一位的兩個加數接在不同的端子上，并設置好相應的參數，就能得到如圖4(b)所示的仿真波形圖。圖中從上至下波形是加數A4、A3、A2、A1，本位和S4、S3、S2、S1，最高位進位C4，另一個加數B4、B3、B2、B1。從仿真波形結果分析符合全加運算的規律和特點，滿足全加運算的結果。
3．3 全加器功能應用仿真設計
全加器除了可完成二進制加法運算外，還可以實現二進制減法運算、乘法運算，BCD碼的加、減法，碼制轉換，數碼比較，奇偶校驗等應用。用集成全加器74LS283實現兩個一位8421碼十進制數的減法運算功能仿真，如圖5所示。
根據減去一個正數，等于加上一個負數的概念，將一位十進制數的減法變成加法。在數字電子技術中，這種運算可以用機器數的原碼、反碼、補碼來實現。對于一個正數其原碼、反碼、補碼是一樣的，而對于一個負數其補碼是在原碼基礎上符號位不變，其余各位取反為反碼，再在最低位加1形成的。原碼、反碼在計算后都要進行修正，而補碼符號位進位自然丟失，可直接還原出真值。
圖5中全加器的加數B4、B3、B2、B1，是由字信號發生器輸出經反相器(按位取反)后輸入的。并且全加器最低位進位設為1，實現了按位取反再加1，組成A減B的運算電路。
利用補碼轉換為加法運算后，8421碼十進制數的計數規律是逢十進一，而全加器74LS283是四位二進制逢十六進一，兩者進位關系不同，當和數大于9時8421碼產生進位，而十六進制不產生。為此，由74LS00和74LS10構成結果修正電路。當和數大于9時，該電路輸出1，為加法運算增加修正數6(第二個全加器的加數B=0110)實現進位。當和數小于9時，該電路輸出0，修正數為0。從測試結果得知，此電路實現具有修正功能的一位8421碼十進制減法運算。圖5中顯示6-6=0。在仿真測試時，兩個字信號發生器的地址參數設定為0000-0009。
4 結束語
Multisim仿真軟件為工程技術設計仿真、電子技術教學、實訓、演示提供了強大、靈活、便捷、生動的虛擬仿真工具。通過對全加器功能及應用的虛擬仿真設計、測試、分析，既熟練掌握仿真軟件中儀器儀表的使用，也鍛煉分析問題解決問題的能力，同時還能準確地驗證所設計仿真測試的內容和方法，為進一步利用Multisim軟件開發設計仿真新項目打下基礎。