中心議題：
解決方案：
- 通過適當的電源旁路和接地來抑制PLL雜散信號
1 電源布線和電源旁路的基本原則
設計RF電路時，電源電路的設計和電路板布局常常被留到高頻信號通路的設計完成之后。對于沒有經過深思熟慮的設計，電路周圍的電源電壓很容易產生錯誤的輸出和噪聲，從而對RF電路的系統性能產生負面影響。合理分配PCB的板層、采用星形拓撲的VCC引線，并在VCC引腳加上適當的去耦電容，將有助于改善系統的性能，獲得最佳指標。合理的PCB層分配便于簡化后續的布線處理，對于一個四層PCB（WLAN中常用的電路板），在大多數應用中用電路板的頂層放置元器件和RF引線，第二層作為系統地，電源部分放置在第三層，任何信號線都可以分布在第四層。第二層采用不受干擾的地平面布局對于建立阻抗受控的RF信號通路非常必要，還便于獲得盡可能短的地環路，為第一層和第三層提供高度的電氣隔離，使得兩層之間的耦合最小。當然，也可以采用其它板層定義的方式（特別是在電路板具有不同的層數時），但上述結構是經過驗證的一個成功范例。大面積的電源層能夠使VCC布線變得輕松，但是，這種結構常常是導致系統性能惡化的導火索，在一個較大平面上把所有電源引線接在一起將無法避免引腳之間的噪聲傳輸。反之，如果使用星形拓撲則會減輕不同電源引腳之間的耦合。圖1給出了星形連接的VCC布線方案，該圖取自MAX2826IEEE802.11a/g收發器的評估板。圖中建立了一個主VCC節點，從該點引出不同分支的電源線，為RFIC的電源引腳供電。每個電源引腳使用獨立的引線，為引腳之間提供了空間上的隔離，有利于減小它們之間的耦合。另外，每條引線還具有一定的寄生電感，這恰好是我們所希望的，它有助于濾除電源線上的高頻噪聲。
之后，電容的阻抗將呈現出電感性。由此可見，電容器只是在頻率接近或低于其SRF時才具有去耦作用，在這些頻點電容表現為低阻。圖3給出了不同容值下的典型S11參數，從這些曲線可以清楚地看出它們的SRF，還可以看出電容越大，在較低頻率處所提供的去耦性能越好（所呈現的阻抗越低）。
推薦相關文章：
- 大功率半導體激光器驅動電源保護電路方案
- Exar發布USB 3.0 電源分配開關系列
- PWM開關穩壓電源的噪聲尖峰干擾抑制措施
- 開關電源的常用軟啟動電路
- LED電源市場漸趨走向成熟
- 小電流接地系統
- 接地系統的特點
- 大電流接地系統
- 單相接地故障查找方法大全
- 單相接地故障解析
在VCC星形拓撲的主節點處最好放置一個大容量的電容器，如2.2μF。該電容具有較低的SRF，對于消除低頻噪聲、建立穩定的直流電壓很有效。IC的每個電源引腳需要一個低容量的電容器（如10nF），用來濾除可能耦合到電源線上的高頻噪聲。對于那些為噪聲敏感電路（例如，VCO的電源）供電的電源引腳，可能需要外接兩個旁路電容。例如：用一個10pF電容與一個10nF電容并聯提供旁路，可以提供更寬頻率范圍的去耦，盡量消除噪聲對電源電壓的影響。每個電源引腳都需要認真檢驗，以確定需要多大的去耦電容，實際電路在哪些頻點容易受到噪聲的干擾。良好的電源去耦技術與嚴謹的PCB布局、VCC引線（星形拓撲）相結合，能夠為任何RF系統設計奠定穩固的基礎。盡管實際設計中還會存在降低系統性能指標的其它因素，但是，擁有一個“無噪聲”的電源是優化系統性能的基本要素。
2 RF接地和過孔設計的基本原則
地層的布局和引線同樣是WLAN電路板設計的關鍵，它們會直接影響到電路板的寄生參數，存在降低系統性能的隱患。RF電路設計中沒有唯一的接地方案，設計中可以通過幾個途徑達到滿意的性能指標。可以將地平面或引線分為模擬信號地和數字信號地，還可以隔離大電流或功耗較大的電路。根據以往WLAN評估板的設計經驗，在四層板中使用單獨的接地層可以獲得較好的結果。憑借這些經驗，用地層將RF部分與其它電路隔離開，可以避免信號間的交叉干擾。如上所述，電路板的第二層通常作為地平面，第一層用于放置元件和RF引線。
接地層確定后，將所有的信號地以最短的路徑連接到地層，通常用過孔將頂層的地線連接到地層，需要注意的是，過孔呈現為感性。過孔的物理模型如圖4所示。圖5所示為過孔精確的電氣特性模型，其中Lvia為過孔電感，Cvia為 過孔PCB焊盤的寄生電容。如果采用這里所討論的地線布局技術，可以忽略寄生電容。一個1.6mm深、孔徑為0.2mm的過孔具有大約0.75nH的電 感，在2.5GHz/5.0GHz WLAN波段的等效電抗大約為12Ω/24Ω。因此，一個接地過孔并不能夠為RF信號提供真正的接地，對于高品質的電路板設計，應該在RF電路部分提供盡 可能多的接地過孔，特別是對于通用的IC封裝中的裸露接地焊盤。不良的接地還會在接收前端或功率放大器部分產生輻射，降低增益和噪聲系數指標。還需注意的 是，接地焊盤的不良焊接會引發同樣的問題。除此之外，功率放大器的功耗也需要多個連接地層的過孔。
濾除其它電路的噪聲、抑制本地產生的噪聲，從而消除級與級之間通過電源線的交叉干擾，這是VCC去耦帶來的好處。如果去耦電容使用了同一接地過孔，由于過孔與地之間的電感效應，這些連接點的過孔將會承載來自兩個電源的全部RF干擾，不僅喪失了去耦電容的功能，而且還為系統中的級間噪聲耦合提供了另外一條通路。在本文第三部分的討論中將會看到，PLL的實現在系統設計中總是面臨巨大挑戰，要想獲得滿意的雜散特性必須有良好的地線布局。
3 通過適當的電源旁路和接地來抑制PLL雜散信號
滿足802.11a/b/g系統發送頻譜模板的要求是設計過程中的一個難點，必須對線性指標和功耗進行平衡，并留出一定裕量，確保在維持足夠的發射功率的前提下符合IEEE和FCC規范。IEEE802.11g系統在天線端所要求的典型輸出功率為+15dBm，頻率偏差20MHz時為-28dBr。頻帶內相鄰信道的功率抑制比（ACPR）是器件線性特性的函數，這在一定前提下、對于特定的應用是正確的。在發送通道優化ACPR特性的大量工作是憑借經驗對TxIC和PA的偏置進行調節，并對PA的輸入級、輸出級和中間級的匹配網絡進行調諧實現的。
上述討論提出了另外一個問題，即如何有效地將PLL雜散成分限制在一定的范圍內，使其不對發射頻譜產生影響。一旦發現了雜散成分，首先想到的方案就是將PLL環路濾波器的帶寬變窄，以便衰減雜散信號的幅度。這種方法在極少數的情況下是有效的，但它存在一些潛在問題。圖8給出了一種假設情況，假設設計中采用了一個具有20MHz相對頻率的N分頻合成器，如果環路濾波器是二階的，截止頻率為200kHz，滾降速率通常為40dB/十倍頻程，在20MHz頻點可以獲得80dB的衰減。如果參考雜散成分為-40dBc（假設可以導致有害的調制分量的電平），產生雜散的機制可能超出環路濾波器的作用范圍（如果它是在濾波器之前產生的，其幅度可能非常大）。壓縮環路濾波器的帶寬將不會改善雜散特性，反而提高了PLL鎖相時間，對系統產生明顯的負面影響。
經驗證明，抑制PLL雜散的有效途徑是合理的接地、電源布局和去耦技術，本文討論的布線原則是減小PLL雜散分量的良好設計開端。考慮到電荷泵中存在較大的電流變化，采用星形拓撲非常必要。如果沒有足夠的隔離，電流脈沖產生的噪聲會耦合到VCO電源，對VCO頻率進行調制，通常稱為“VCO牽引”。通過電源線間的物理間隔和每個VCC引腳的去耦電容、合理放置接地過孔、引入一個串聯的鐵氧體元件（作為最后一個手段）等措施可以提高隔離度。上述措施并不需要全部用在每個設計中，適當采用每種方式都會有效降低雜散幅度。圖9提供了一個由于不合理的VCO電源去耦方案所產生的結果，電源紋波表明正是電荷泵的開關效應導致電源線上的強干擾。值得慶幸的是，這種強干擾可以通過增加旁路電容得到有效抑制。圖10顯示的是在電路改變后，在同一點的測量結果。
另外，如果電源布線不合理，例如VCO的電源引線恰好位于電荷泵電源的下面，可以在VCO電源上觀察到同樣的噪聲，所產生的雜散信號足以影響到ACPR特性，即使加強去耦，測試結果也不會得到改善。這種情況下，需要考察一下PCB布線，重新布置VCO的電源引線，將有效改善雜散特性，達到規范所要求的指標。