近年來，便攜式產品越來越多地采用多源設計，諸如手機和其它便攜產品要求加入更多功能，如圖像、視頻、電子郵件、短信以及互聯網接入。這對手機信號傳輸的帶寬、電池的效率、EMI要求越來越嚴格，因此對音頻芯片、USB" title="USB">USB接口芯片以及高效低成本背光驅動" title="背光驅動">背光驅動芯片的設計要求相應提高。本文從實際應用的角度，詳細闡述了高速USB系列產品和大功率功放在智能手機" title="智能手機">智能手機中的具體應用，以及在設計端面臨的困擾。在推薦差異化產品設計滿足市場需求的同時，對產品的核心參數對系統的影響做一個全面的討論。
圖1為目前市場主流的智能手機設計架構。下面將從三個方面來討論系統基帶設計要點以及相關產品的核心指標：高速USB2.0開關選型和布線的要求；LED背光驅動電路的系統設計與選型的要求；音頻系統的功放設計和EMI設計方面的挑戰和解決方案。
2.USB 2.0信號鏈路解決方案
大多數智能手機的基帶處理芯片帶有高速USB 2.0(480Mbps)的接口，與外界主機(通常為個人電腦)相連，用于音視頻的上下載。同時基帶配有UART接口用于設備的檢修以及調試。在智能手機設計中，往往采用5腳的超薄型USB 2.0迷你接口，因而選用高帶寬的USB 2.0開關在設計中尤為關鍵。如果帶寬不夠往往會導致USB 2.0外設檢測出現不識別的情況。因為USB 2.0的測試對信號眼圖有嚴格的近端和遠端眼圖兼容測試要求，所以鏈路上的寄生電容尤為關鍵。
USB 2.0鏈路上的寄生電容包括基帶處理器USB輸出口D+/D-上的輸出電容，USB 2.0開關的導通電容，外接ESD保護裝置的寄生電容(通常大于1pf)，以及連接器的接觸電容。由于輸出電容和接觸電容是較為固定的，一旦設計完成，就基本上固定不變。這時選用高ESD等級的高帶寬USB開關將非常重要。為降低高速信號的反射，布線時USB開關盡量不要放在USB輸出和接口的中間，同時數據線D+和D-應盡量減少過孔，保持數據線路上差分阻抗在100ohm(上下10%)，以最優化信號傳輸的完整性。
帝奧微電子(Dioo Microcircuits)推出的帶寬大于1GHz(工業領域絕大多數帶寬小于720MHz)的USB高速2.0開關不但通過USB 2.0兼容性測試，同時ESD(HBM)達到8KV(工業領域大多數<4KV)，CDM達到2KV，可以去除數據線上外掛的ESD保護功能，大幅減小寄生電容，同時降低系統設計成本。圖2為DIO3212的USB 2.0近端眼圖兼容性測試結果(要求比遠端更為嚴格)。
3.高效低成本LED背光設計
由于絕大多數智能手機采用3英寸或4英寸以上的平板設計，背光LED需要6顆甚至8顆LED燈。以每通道20mA為例，LED驅動電流將高達120mA或160mA，若考慮到LED燈本身的壓降和恒流源架構的電壓損耗，超低閾值的電荷泵檢測電路對系統電源效率顯得尤其重要，這樣也可以避免芯片內部的電荷泵頻繁啟動，有效降低了系統的EMI(通常通過外部管腳散發，影響系統音頻通話)。通路間的LED輸出電流匹配也是系統設計的核心指標(<3%)。建議客戶在選用大電流輸出的LED驅動芯片時，選用小于200mV的充電泵啟動閥值，基于一線調光模式的LED驅動芯片。
帝奧微電子的DIO5056是一款6路1倍/2倍電荷泵自適應白光LED驅動器。電源電壓范圍2.7V至5.5V，支持16步脈沖計數線性調光，采用創新技術保證典型情況通道間電流相對匹配精度小于3%，同時具有很低的電荷泵開啟閾值電壓(如圖3所示)。芯片還包括了過流保護、短路保護、開路保護、過溫保護等功能。芯片關機電流在100nA以下。另外，DIO5056采用QFN16封裝，減小了PCB板設計難度，縮減了應用成本和開發周期。
4低EMI、低諧波失真語音功放選擇
隨著游戲和高保真音樂手機的普及，智能手機對語音功放的要求又上了一個新的臺階。普通的基于AB類和D類的語音功放已經無法適應市場的需求。前者偏低的效率以及熱性能無法滿足大功率輸出(2W以上)的要求，后者在電池供電時無法提供超越電池電壓要求的功率。基于市場需求和設計挑戰，小封裝大輸出能力，且帶有自動增益調節(AGC)的防破音處理能力的高效語音功放是市場發展的必然趨勢，與此同時，低EMI輻射的架構設計將尤為重要。很多情況下客戶在注重EMI性能的同時，忽略了諧波失真(THD)指標以及217Hz的抗干擾能力，特別是在大于1W的輸出功率的情況下的失真。通常過低的EMI輻射設計架構會導致功放THD等性能的降低。結合以上設計的挑戰，選用一款低電磁輻射、高效、低諧波失真的大功率D類架構的防破音語音功放是市場發展的必然需求。
帝奧微電子的DIO2160具有高達28dB輸出的自動增益(AGC)調節回路，以及8KV的ESD保護，是目前市場上最大功率輸出而封裝最小的K類功放產品(3mm×3mm的16腳 QFN封裝)，相比競爭產品4mm×4mm的尺寸減小43%，大幅降低了終端客戶的PCB面積和設計成本。
5.本文小結
在智能手機向越來越大的屏幕尺寸，越來越高的功率輸出和數據吞吐處理能力需求發展的同時，系統對于高效率、低電磁輻射、小而薄的封裝以及魯棒的ESD性能要求越來越嚴格。本文通過對智能手機基帶設計的挑戰進行分析，提供了一套低系統設計成本、高性能的整體解決方案，有利于終端客戶的新產品設計周期的降低，從而加速新品的上市。