ＡＴｍｅｇａ１０３單片機是ＡＴＭＥＬ公司推出的精簡指令集（ＲＩＳＣ）ＡＶＲ（ＡＤＶＡＮＣＥ ＲＩＳＣ）系列單片機產品，這是一種增強型ＲＩＳＣ結構，采用了ＣＭＯＳ技術的８位微控制器?該結構能有效支持高級語言以及密集度極大的匯編器代碼程序。

跳頻系統（ＦＨ）是指載波頻率按某種跳頻圖案（跳頻序列）在很寬的頻帶范圍內跳變的通信系統，由于該系統具有抗干擾、抗多徑和抗衰落性等能力，故在軍用和民用領域都得到了廣泛的應用。本系統方案中，信號處理模塊主要完成跳頻模式（ＦＨ）掠泄厥?中藕諾拇?恚??ɑ耙舯嘟飴搿⒒耙糇櫓?壩臚?接泄氐牟僮韉齲?廡┘際蹌殼笆翹?迪低車墓丶?際踔?弧?/P>

本文介紹ＡＴｍｅｇａ１０３單片機的特點及其在ＦＨ系統數字信號處理模塊中的使用方法，同時詳細介紹ＳＰＩ(Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ)的特點和應用。

１　ＡＴｍｅｇａ１０３單片機概述

ＡＴｍｅｇａ１０３是基于ＡＶＲ ＲＩＳＣ結構的８－ｂｉｔ低功耗ＣＭＯＳ微處理器，它吸取了ＰＩＣ系列及８０５１系列單片機的優點，并作了重大改進，其特點如下：

●供電電壓為２．７～６Ｖ，主頻最高可達１２ＭＨｚ；

●具有１２０條指令，大多數指令執行時間為單個時鐘周期；

●帶有１２８ｋ字節片內可下載的Ｆｌａｓｈ存儲器（ＳＰＩ串行下載１０００次壽命）和４ｋ字節的片內ＲＡＭ以及４ｋ字節的片內ＥＥＰＲＯＭ；

●有３２條可編程Ｉ／Ｏ線、８條輸入線和８條輸出線；

●具有３２個８位通用寄存器；

●內含２個８位定時器和１個１６位定時器；

●帶有可編程串行ＵＡＲＴ＋ＳＰＩ接口；

●具有內部中斷源和８個外部中斷源；

●帶有８通道１０位Ａ／Ｄ轉換器、片內模擬比較器以及看門狗等電路；

●可在線編程。

    ＡＴｍｅｇａ１０３因其上述特點使其成為一種適合于多功能、快速，且具有高度靈活性和高性價比的微控制器。

２　跳頻信號處理對單片機的要求

跳頻信號處理模塊是ＦＨ電臺的關鍵部分之一，主要用于完成電臺的同步及有關數據處理組織等任務。單片機是該模塊的核心，模塊的許多功能都是在單片機的直接或間接參與下完成的。綜合考慮，單片機在該模塊中的作用大致如下：

（１）完成大量數據交換，因為電臺在工作時需要接收或傳送大量其它單片機以及模塊內部的有關參數數據；

（２）完成快速實時處理功能，因為模塊對許多信息要求立即處理，例如ＴＯＤ（Ｔｉｍｅ ｏｆ Ｄａｙ）信息、話音數據、實時工作頻率計算等。

（３）用于數據交換，包括單片機接口、ＴＯＤ、同步信息、控制狀態參數數據接口等。

（４）完成大量運算。一般電臺在ＦＨ工作方式時，每跳都需要計算ＴＯＤ、工作頻率、接收或發送數據的重新組織。

（５）通過足夠的Ｉ／Ｏ口來提供多種控制狀態線，以供電臺及模塊內部使用。

（６）通過片內大量數據來存儲區存取運算過程中產生的大量中間數據。

３　設計思路

根據電臺ＦＨ信號處理模塊對單片機的要求，如果選用８９Ｃ５Ｘ系列單片機，不但在實現功能上比較困難（如運算速度、Ｉ／Ｏ口數量等），而且所需的外圍擴展電路也必須增加（如ＲＡＭ，通信口等）。而選用ＡＴｍｅｇａ１０３單片機則能較好地滿足設計要求，因此，本設計選用ＡＴｍｅｇａ１０３單片機來實現信號處理模塊的功能。圖１所示是其硬件原理圖。

此外，在實際使用中，還需注意軟件設計。為了便于調試、維護及功能擴展，該系統采用模塊化程序設計方案；而且考慮到軟件的可靠性，還增加了容錯和冗余設計；同時，針對數據接口多的特點，程序中還設計了簡明、通用性的接口通信協議。

４　Ａｔｍｅｇａ１０３的ＳＰＩ在ＦＨ中的應用

由上述描述可知，ＳＰＩ在設計中占有重要的地位，模塊內部的主要控制和數據交換都由其完成，下面詳細介紹ＳＰＩ在模塊中的設計方法。

４．１ ＳＰＩ的工作原理

ＡＴｍｅｇａ１０３和外設之間可通過ＳＰＩ進行高速同步數據傳輸。主從ＣＰＵ的ＳＰＩ連接見圖２所示。其中，ＳＣＫ為主機的時鐘輸出和從機的時鐘輸入。把數據寫入主機ＳＰＩ數據寄存器的操作將啟動ＳＰＩ時鐘產生器，此時，數據將從主機的ＭＯＳＩ移出，并從從機的ＭＯＳＩ移入，移完一個字節后，ＳＰＩ時鐘停止，并設置發送結束標志。此時如果ＳＰＣＲ的ＳＰＩＥ（ＳＰＩ中斷使能）置位，則引發中斷。選擇某器件為從機時，可將從機選擇輸入端ＳＳ拉低。主從機的移位寄存器可以看成是一個分布式的１６ 位循環移位寄存器。當數據從主機移向從機的同時，數據也將從從機移向主機，從而在移位過程中實現主從機的數據交換。

ＳＰＩ的主要寄存器包括控制寄存器ＳＰＣＲ、狀態寄存器ＳＰＳＲ、數據寄存器ＳＰＤＲ。其中ＳＰＣＲ用于設置ＳＰＩ的中斷使能、數據傳輸順序、主從機選擇、時鐘相位和時鐘速率等；ＳＰＳＲ為ＳＰＩ中斷標志，用于標志寫沖突。ＳＰＤＲ寄存器用于在寄存器文件和ＳＰＩ移位寄存器之間傳遞數據。寫該寄存器時，將先對數據傳送進行初始化，讀該寄存器時，讀到的將是移位寄存器接收緩沖區的值。

４．２ ＳＰＩ的程序設計

在該ＦＨ信號處理模塊中，單片機通過ＳＰＩ與ＦＰＧＡ交換數據。ＦＰＧＡ選用Ｘｉｎｌｉｘ公司的ＸＣＶ１００。下面具體介紹幾個主要的子程序：

（１）ＳＰＩ的初始化

程序在復位時，通常都要對ＳＰＩ口進行初始化。單片機設置若為主機。ＳＰＩ的數據順序為ＬＳＢ?低位?在前。ＳＣＫ時鐘空閑時為低電平，在ＳＣＫ的下降沿采樣數據；時鐘為系統時鐘的１／１２８。那么，具體的初始化程序如下：

ｒｅｓｅｔ:ｌｄｉ ｒｘ,＄０

ｏｕｔ ｓｐｓｒ,ｒｘ ?;清ＳＰＩ中斷標志，寫沖突標志

ｌｄｉ ｒｘ,＄０ｆ７;

ｏｕｔ ｓｐｃｒ, ｒｘ ?;設置ＳＰＩ的傳輸參數

（２） ＳＰＩ的發送程序

單片機每次需要把１０ｂｙｔｅ的相關碼送給ＦＰＧＡ，因此應將ＳＲＡＭ區的＄０９ｃ２－＄０９ｄｆ段設定為ＳＰＩ的數據緩沖區，然后由ＳＰＩ從該緩沖區中取數據直到發送完畢。ＳＰＩ的發送函數如下：

ｓｐｉ_ｓｅｎｄ:ｌｄｉ ｘｈ,＄９

ｌｄｉ ｘｌ,＄０ｃ２;

ｓｔｓ ｓｐｉｆｉｆｏｏ,ｘｌ ;將ＳＰＩ緩沖區的輸出地址設為＄ｃ２

ｌｄｉ ｒｙ, １０ ?;將１０ｂｙｔｅ相關碼存入＄９ｃ２開始的地址

ｓ６７_２: ｌｄ ｒｘ, ｙ＋ ?;ｙ為相關碼存放的地址

ｓｔ ｘ＋, ｒｘ

ｓ６７_３: ｄｅｃ ｒｙ

ｂｒｎｅ ｓ６７_２

ｓｔｓ ｓｐｉｆｉｆｏｉ,ｘｌ ;將ＳＰＩ緩沖區的輸入地址存入ｓｐｉｆｉｆｏｉ

ｌｄｉ ｒｘ,＄０ａａ ?;將發相關碼的標志＄ａａ通過ＳＰＩ

ｏｕｔ ｓｐｄｒ,ｒｘ ?;送給ＦＰＧＡ

ｓｅｉ ?;開中斷

ｒｅｔ

（３） ＳＰＩ的中斷程序

每次ＳＰＩ發送完一字節，都要產生一個中斷，以使程序跳轉到ＳＰＩ的中斷程序。由于ＳＰＩ主從機的移位寄存器可以看成是一個分布式的１６ 位循環移位寄存器，而且在當數據從主機移向從機的同時，數據也從從機移向主機，故在中斷程序中，應首先判斷ＳＰＤＲ中的數據是否是需要接收的數據（相關值），然后判斷ＳＰＩ緩沖區中的數據（相關碼）是否發完，如沒有，則繼續發送，直到發完為止。具體程序如下：

ｓｐｉ_ｉｎｔ:ｐｕｓｈ ｘｌ ?;保存寄存器的值

ｐｕｓｈ ｘｈ

ｉｎ ｘｌ,ｓｒｅｇ

ｐｕｓｈ ｘｌ

ｌｄｓ ｘｌ, ｒｃｏｒｍａｒｋ ?;判斷是否為有效數據，“０”為有效

ｂｒｎｅ ｓｐｉ_２ ?不等于０，跳

ｉｎ ｘｌ, ｓｐｄｒ

ｓｔｓ ｉｎｃｏｒｂｕｆ, ｘｌ ?;將相關值存入ｉｎｃｏｒｂｕｆ

ｓｐｉ_２: ｌｄｓ ｘｌ, ｓｐｉｆｉｆｏｏ ;比較緩沖區的輸入，輸出指針

ｌｄｓ ｓｐｒｘ, ｓｐｉｆｉｆｏｉ

ｃｐ ｘｌ. ｓｐｒｘ ?;

ｂｒｅｑ ｓｐｉｅｎｄ ?;相等，則數據發完，跳

ｌｄｉ ｘｈ,＄９ ?;不等，則取下一個字節送入ｓｐｄｒ

ｌｄ ｓｐｒｘ, ｘ＋

ｏｕｔ ｓｐｄｒ, ｓｐｒｘ

ｃｐｉ ｘｌ, ＄０ｅ０ ?;調整ｓｐｉｆｉｆｏｏ指針

ｂｒｌｏ ｓｐｉ_０ ?;未超過緩沖區范圍，跳

ｌｄｉ ｘｌ, ＄０ｃ２ ?;超過，將緩沖區開始地

址給ｓｐｉｆｉｆｏｏ

ｓｐｉ_０: ｓｔｓ ｓｐｉｆｉｆｏｏ,ｘｌ;

ｓｐｉｅｎｄ:ｐｏｐ ｘｌ

ｏｕｔ ｓｒｅｇ,ｘｌ

ｐｏｐ ｘｈ

ｐｏｐ ｘｌ

ｒｅｔｉ

５　結束語

本設計方案已通過軟硬件調試，結果表明：ＡＴ-ｍｅｇａ１０３單片機較８９Ｃ５Ｘ系列單片機在資源和功能上都有很大的提高，不但控制更加簡單、靈活，而且能夠節省不少外圍電路，因此具有成本和體積上的優勢，可完全滿足跳頻信號處理模塊的功能要求。