脈沖電源可通過控制輸出電壓的波形、頻率和占空比及平均電流密度等參數，改變金屬離子的電沉積過程，使電沉積過程在很寬的范圍內變化，從而在某種鍍液中獲得具有一定特性的鍍層。脈沖鍍鎳代替直流鍍鎳可獲得結晶細致的鍍層，能使鎳層的孔隙率與內應力降低，硬度增高，雜質含量降低，并可采用更高的電流密度，提高鍍覆速度〖1〗。
根據脈沖鍍鎳的工藝，我們研制了最大峰值電流1000A，最大峰值電壓30V的脈沖鍍鎳開關電源。其工藝如下:
硫酸鎳(NiSO4·7H2O)：180～240g/L
硫酸鎂(MgSO4·7H2O)：20～30g/L
氯化鈉(NaCl)：10～20g/L
硼酸：30～40
PH值：5.4
溫度：室溫
波形：矩形波
頻率：500～1500Hz
占空比：5%～12%
平均電流密度(A/dm2)：0.7
2電源的基本方案
三相380V/50Hz交流電經過EMI電磁兼容裝置，進行橋式整流，再經過逆變和變壓，然后再整流、濾波、儲能，最后進行電壓斬波，輸出單向脈沖電壓。本電源設計分兩部分：前級的開關電源和后級的斬波。脈沖電源電路工作原理框圖如圖1所示。
圖1脈沖電源電路工作原理框圖
3開關電源部分的設計要點
3.1開關電源部分原理
主電路由EMI電磁兼容裝置、整流電路、逆變電路、高頻變壓器、高頻整流及高頻濾波電路組成;控制電路由電流、電壓雙閉環組成，電流環為內環，電壓環為外環;保護電路設置有初級最大電流限制，輸出過流、短路保護，最高輸出電壓限制。
3.2基本要求
脈沖開關電源除應具有一般電源的要求外，還要求短時輸出功率大，動態特性好，效率高，并在大功率脈沖輸出情況下能穩定可靠地工作。
3.3開關電源的設計
(1)高頻化該電源輸出最大平均容量為峰值電流1000A，電壓30V，占空比10%，即3kW。基于對脈沖開關電源的實際要求，宜采用高頻技術方案，同時選取全橋逆變的拓撲形式，提高頻率是實現小型化的重要途徑，它能減少功率變壓器的體積和濾波電感量，而輸出電感是影響動態響應的重要因素。高頻化還是改善動態響應的重要措施，電源調整的速度隨頻率提高而加快。從而達到迅速穩壓的目的。
(2)容量小型化由于占空比D較小，例如:D=0.1，
則峰值電流將為平均電流的十倍。若按峰值電流設計則不難實現，但電源體積龐大，不經濟。若按平均電流設計，則對電源要求十分苛刻，既要求電源小型可靠，又要求電源在負載突變的過程中不能產生過大的壓降。對于供電電壓為2～30Vd.c.，峰值電流IP=1000A，D=0.05～0.1，需平均電流ICP=50A～100A的開關電源，若按照平均電流來設計，則有以下難題：
①電源在毫秒級時間內突然加上十倍平均電流時將會發生過流保護;
②電源在毫秒級時間內提供不了峰值電流時將會發生輸出跳變，即突降過程〖2〗。
本裝置采用1.5倍平均電流設計，保證開關電源有足夠的裕量，同時，適當增加電源的能量供給能力。
(3)高的電壓反饋增益電源應有足夠高的電壓反饋，提高電源的動態特性，保證脈沖輸出電壓的平穩。
(4)增大開關電源輸出電壓保持能力問題
由于電源工作在大脈沖電流條件下，電源至少要經過若干個周期的調整才能穩定過來，并要耐受沖擊電流而不至于保護動作，為了減小沖擊帶來的異常(尖峰，下降等)，宜在負載端設置儲能電容。
設計方法如下：
電容中儲存的能量為：
EC=0.5C0U2
在輸出峰值功率P0P作用下，開關電源輸出功率為PO1時，維持輸出方波寬度TON，輸出電壓變化ΔU=U1-U2，電容儲存的能量如下式所示：
0.5C0(U12-U22)=(P0P-PO1)×TON
由上式求得儲能電容C0:
C0={2(P0P-PO1)×TON}/(U12-U22)
同時，儲能電容必須選用ESR小，高頻性能好的電解電容。
(5)加入逆變橋的過流限制鑒于開關電源輸出電容量特別大，開機瞬間和脈沖輸出時，逆變橋需要承受特別大的沖擊電流，當逆變橋加入單周期過流限制后，能夠有效地保證逆變橋的功率器件不會超過設計電流值，而大大提高了開關電源的可靠性。4電壓斬波控制
4.1設計思路
以SG3525PWM芯片為核心進行控制系統的設計。通過用CD4017B芯片進行8分頻，對輸出最大占空比進行限制。主電路采用場效應管并聯。電壓斬波控制原理圖如圖2所示。
圖2電壓斬波控制原理圖
4.2主電路的選擇
因為主電路為電壓斬波，存在著大電流的沖擊，為此，本裝置采用場效應管并聯。選IR公司的產品FB180SA10比較適合，它的VDSS=100V，RDS(ON)=0.0065Ω，ID=180A(TC=25℃)或120A(TC=120℃)，同時，它用絕緣TO227封裝，易于并聯，內部電感量低。本裝置選用12只并聯。4.3控制與保護SG3525原理框圖如圖3所示。其具有5.1V溫度系數為1%的基準穩壓電源，誤差放大器，頻率為100Hz～400kHz(其值由外界電阻Rt，電容Ct決定)的鋸齒波振蕩器，軟啟動電路，同步電路，關閉電路，脈寬調制比較器，RS寄存器及保護電路。
圖3 SG3525原理圖.
利用SG3525的誤差放大器的1腳和2腳對輸出進行占空比的調節;在實際調試過程中發現，由于占空比較小，電壓比較器輸入電壓可以調節的范圍特別小，調試非常困難，為此特別設計了分頻線路即利用CD4017B十進制計數芯片及其外圍線路對SG3525的4腳振蕩器輸出信號進行8分頻，利用SG3525的10腳關機功能，封鎖SG3525的4腳輸出信號8個中的6個，使11和14腳各有1個脈沖輸出，見圖4、圖5。因為11腳最大占空比為48%左右，則分頻后實際輸出占空比最大為12%左右，最小占空比通過R7來確定。本部分的保護采取單周期限流保護，以場效應管的柵源電阻為采樣信號，當電流超過限定值時，通過SG3525的10腳將該周期驅動信號關斷，達到單周期保護。
圖4 SG3525的4腳與11腳正常情況下的波形圖
圖5 CD4017B及外圍線路輸入與輸出的仿真圖
4.4仿真與試驗
圖4給出了SG3525沒有分頻時，振蕩器輸出(4腳)CH1與PWM輸出(11腳)CH2的對應關系。由圖中可以清楚地看出振蕩器輸出脈沖出現在PWM脈寬的前后側各一個，其脈寬約在5μs～10μs，這個時間足夠CD4017B完成動作。圖5給出了CD4017B及外圍線路輸入輸出仿真圖。由圖5我們可以清楚看出CLK端輸入頻率1kHz脈寬為5μs的脈沖時，輸出OUT即D5～D9的陰極的波形與設計是相符的。經過濾波后，到達SG3525的10腳波形是比較規整的。為分析方便，同時給出了相關引腳的時序圖。同時，采取CLK上升沿翻轉，保證了控制時序的正確，采用封鎖6個脈沖，避免了干擾和初始狀態對輸出的PWM波形的影響。
5結語
該裝置投入運行后，經過將近一年的現場檢驗，證明運行穩定可靠，各項技術指標達到了設計要求，提高了電鍍產品質量，節省了電鍍時間，完全滿足該項工藝要求。