| HDLC協(xié)議控制器IP核的設(shè)計與實現(xiàn) | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大小：195 K | |
| 標簽： PSoC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 介紹了HDLC協(xié)議控制器的IP核方案及實現(xiàn)方法，分別對發(fā)送和接收模塊進行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言進行描述，用ModelSim SE 6.0進行了功能仿真。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aet 的最新分享
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2